PCB技術 - 高速PCB設計の課題

デバイスの動作周波数が高くなるほど高くなる, 高速で直面する信号完全性問題 PCB設計 伝統的なデザインのボトルネックになりました, そして、エンジニアは完全な解決を設計する際に増加している挑戦に直面しています. 関連する高速シミュレーションツールと相互接続ツールは設計者が問題のいくつかを解決するのを助ける, 高速PCB デザインは、継続的な経験の蓄積と産業間のより深い交流を必要とする.

以下に記載されている問題のいくつかは、広範囲にわたる注意を受けました。

信号の完全性に及ぼす配線トポロジーの影響

信号完全性問題は、信号が高速PCBボード上の伝送線に沿って伝送されるときに生じる。STMicroelectronicsのNetizen Tongyangは尋ねました：4つまたは5つの装置（フラッシュ、SDRAMなど）まで運転している一連のバス（Flash、SDRAMなど）のために、バスがSDRAMに最初に接続して、次に、フラッシュをするために順番に各々の装置に到着します。バスはまだ星形に分布しており、ある場所から切り離されて各装置に接続されている。つの方法のどちらが信号完全性に関してより良いですか？

この点について、LI - Baoolongは、配線のトポロジーが信号の完全性に与える影響が主に各ノードの信号到達時間に反映されていることを指摘し、反射信号も一定のノードに到達し、信号品質が劣化する。一般に、スター・トポロジー構造は、信号伝送および反射遅延を一貫させるために、同じ長さのいくつかのブランチを制御することによって、より良い信号品質を達成することができる。トポロジーを使用する前に，信号トポロジーノードの状況，実際の動作原理と配線困難を考慮する必要がある。異なるバッファは、信号の反射に異なる影響を及ぼすので、STARトポロジはフラッシュとSDRAMに接続されたデータアドレスバスの遅延を解決することができず、したがって、信号の品質を確実にすることはできない一方、DSPとSDRAMとの通信のための一般的な高速信号は、フラッシュローディングの割合が高くないので、高速シミュレーションでは、実際の高速信号が有効に働くノードの波形のみを確保し、フラッシュの波形に注意を払う必要がない。スタートポロジーをデイジーチェーンと他のトポロジーと比較した。すなわち、多くのデータアドレス信号がスター・トポロジを使用する場合、配線はより困難である。

高速信号に対するパッドの影響

PCBでは、設計上の観点から、ビアは主に2つの部分から構成されている。Fulonmというエンジニアは、高速信号にパッドの影響についてゲストに尋ねました。この点に関して、Li Baoolongは言いました：パッドは高速信号に影響を及ぼします、そして、それはデバイスに類似した装置包装の影響に影響を及ぼします。詳細な解析は、信号がICから出てから、ボンディングワイヤ、ピン、パッケージシェル、パッド、およびはんだを伝送線に通過することを示す。このプロセスのすべてのジョイントは、信号の品質に影響します。しかし，実際の解析では，パッド，はんだ，ピンの特定パラメータを与えることは困難である。したがって、IBISモデルのパッケージパラメータは一般的にそれらを要約するために使用されます。もちろん、そのような解析は、より低い周波数で受信することができるが、より高い周波数信号については、より高精度のシミュレーションは十分正確ではない。現在の傾向は、バッファ特性を記述するためにIBISのV - IとV - Tカーブを使用して、パッケージパラメタを記述するためにSPICEモデルを使用することです。

電磁妨害を抑える方法

PCB is the source of electromagnetic interference (EMI), so PCB デザイン is directly related to the electromagnetic compatibility (EMC) of electronic products. EMCを強調するなら/エミイン 高速PCB design, これは、製品開発サイクルを短縮し、市場への時間をスピードアップに役立ちます. したがって, 多くのエンジニアは、このフォーラムで電磁干渉を抑制する問題に非常に心配しています. 例えば, 無錫厦州医療イメージング., Ltd. クロック信号の高調波は、EMC試験で非常に深刻であることがわかった. クロック信号を使用するICの電源ピンに特別な処置を施す必要があるか? デカップリングコンデンサを電源ピンに接続する. 電磁波抑制のためのPCB設計における留意点? この点で, Li Baoolongは、EMCの3つの要素が放射源であると指摘しました, 伝送経路及び被害者. 伝搬経路は空間放射伝搬とケーブル伝導に分割される. 高調波を抑える, それが広がる方法の最初の観察. 電源分離は伝導モードの伝搬を解決することである. 加えて, 必要なマッチングと遮蔽も必要です.

ホワイト・ネチズンからの質問に答えると、Li Baoolongは、フィルタリングが伝導を通してEMC放射を解決する良い方法であると指摘しました。また，干渉源や被害者の側面からも考慮できる。干渉源に関して、信号立上りエッジが速すぎるかどうかチェックするためにオシロスコープを使用しようとして、反射またはオーバーシュート、アンダーシュートまたはリンギングがあります。もしそうなら、あなたはマッチングを考慮することができますさらに、この種の信号には、より多くのサブ高調波およびより高周波数コンポーネントがないので、50 %のデューティサイクル信号を作るのを避けるようにしてください。被害者には土地被覆などの措置を考慮することができる。

RF配線は、配線またはビアを選択することである

このフォーラムでは、高速アナログ回路の設計について質問をしているNitinopeはほとんどいません。例えば、Jingheng電子工学のNetizenは尋ねました：高速PCBsで、通過は大きな復帰経路を減らすこともできます、しかし、何人かの人々は彼らが曲がっていて、通過しない気があると言います、それから、私はどのように、私は選ばなければなりませんか？

この点で, Li BakolongはRF回路のリターンパスを解析することは高速デジタル回路の信号リターンと同じではないことを指摘した. 両者は共通点がある, 両方とも分布定数回路, そして、両方とも、回路の特性を計算するためにMaxwellの方程式を使用します. しかし, 無線周波回路はアナログ回路である, in which the voltage V=V(t) and current I=I(t) both need to be controlled, while the digital circuit only pays attention to the change of signal voltage V=V(t). したがって, RF配線, シグナルリターンを考慮することに加えて, 配線への配線の影響も考慮する必要がある. それで, 配線及びビアの曲げが信号電流にどのような影響を及ぼすか. 加えて, 大部分のRFボードは、片面または両面PCBである, 完全平面層はない. リターンパスは、信号の周囲に様々なグラウンドおよび電源に分配される. 3 D現場抽出ツールはシミュレーション中の解析に必要である. ビアのリフローは特定の分析を必要とする一般的に高速デジタル回路解析は 多層PCB 完全平面層, 2 Dフィールド抽出解析の使用, 隣接する平面における信号のリフローを考慮するだけでよい, viasは集中定数RLCとして使用されます.