PCB技術 - デカップリングコンデンサのPCB基板レイアウトと設置

スパイク電流の形成

電源から引き出される電流の大きさ デジタル回路 出力レベルは、低レベル出力中に注入される電流とは一般的に異なる, それで, the current sinked during low-level output>the current drawn by the power supply.

ピーク電源電流波形は、使用する装置の種類や出力端子に接続される容量性負荷によって変化する。

スパイク電流の主な理由は

出力段のT 3及びT 4管は、短い設計で同時にオンになる。NANDゲートの出力がローレベルからハイレベルになる過程では、入力電圧の負のジャンプはT 2及びT 3のベースループにおいて大きな逆駆動電流を生成する。T 2がオフした後、コレクタ電位が上昇し、T 4がオンする。しかし、この時点t 3は飽和していないので、非常に短い設計ではT 3とT 4が同時にオンになり、それによって大きなIC 4が生成され、電源電流がピーク電流を形成する。図中のR 4は、このピーク電流を制限するように設計されている。

低電力TTLゲート回路のR 4は大きいので、ピーク電流は小さい。入力電圧がローからハイに変化すると、NANDゲートの出力レベルはHIGHからLOWに変化する。このとき、同時にT 3とT 4をオンにしてもよい。しかし、T 3がオンし始めると、T 4は増幅状態になり、2つの管のコレクタ・エミッタ間電圧が大きくなり、発生するピーク電流は小さくなり、電源電流への影響は比較的小さくなる。

スパイク電流のもう一つの原因は負荷容量の影響である。NANDゲートの出力には負荷キャパシタCLが存在する。ゲートの出力がLOWからHIGHに変化すると、コンデンサC 1に電源電圧がT 4で充電され、スパイク電流が形成される。

NANDゲートの出力がハイレベルからローレベルに変化すると、キャパシタC 1はT 3を介して放電する。このとき、放電電流は電源を通過しないので、CLの放電電流は電源電流に影響を与えない。

スパイク電流の抑制法

（1）信号線の浮遊容量を最小化するための回路基板の配線に関する対策を講じること

他の方法は、ピーク電流が過度の電源電圧変動を引き起こさないように、電源の内部抵抗を低減しようとすることである

通常、通常の実施は、回路基板の電力入口に配置されるフィルタリング用の減結合コンデンサを使用することである。

低周波雑音をフィルターにかけるための1 ufの活力のある1 / 2回路基板内の各能動デバイスのパワーとグラウンドとの間に、0.01μFの1／2の0.1μFのデカップリングコンデンサ（高周波フィルタコンデンサ）が配置される。フィルタアウト高周波ノイズ。フィルタリングの目的は、電源に重畳されたAC干渉を除去することであるが、実際のコンデンサが理想的なコンデンサではなく、理想的なコンデンサのすべての特性を持たないので、使用されるコンデンサのキャパシタンスが大きいほどではない。

デカップリングコンデンサの選択は、C＝1／fによって計算することができ、ここで、fは回路周波数、すなわち、10 MHzの0.1 UFおよび100 MHzの0.01 UFである。通常、0.1〜0.01μFである。

能動デバイスの隣に置かれる高周波フィルタコンデンサは、2つの機能を有する。一つは、電源に沿って行われる高周波干渉を除去することであり、もう一方は、デバイスの高速動作に必要なピーク電流を適時に補うことである。したがって、キャパシタの配置を考慮する必要がある。

実際のコンデンサの寄生パラメータのために、等価直列抵抗（ESR）と等価直列インダクタンス（ESL）と呼ばれるコンデンサ上に直列に接続された抵抗およびインダクタンスに相当することができる。このように、実際のコンデンサは直列共振回路である。

実際のコンデンサはfrより低い周波数で容量性であり，frより高い周波数で誘導性であるので，コンデンサはバンドストップフィルタのようになる。

10 ufの電解コンデンサは，1 mhz以下の大きなeslとfrを持ち，50 hzのような低周波雑音に対してより良いフィルタリング効果を持つが，数百メガバイトの高周波スイッチング雑音には効果がない。

コンデンサのESRおよびESLは、キャパシタンスではなく、コンデンサおよび媒体の構造によって決定される。大容量キャパシタを用いることにより、高周波干渉を抑制する能力を向上させることができない。同じタイプのコンデンサでは、frより低い周波数では、大容量のインピーダンスが小さい容量よりも小さいが、周波数がfrより高い場合には、インピーダンスの差はないことがわかる。

回路基板上に多すぎるキャパシタを多く使用することは、特に高周波スイッチング電源を使用する場合、高周波干渉をフィルタリングするのに有用ではない。また、回路基板の電源投入時やホットスワッピング時の電源への衝撃が大きくなりすぎて、回路基板の電源電圧降下、回路基板のコネクタのイグニッション、スロー電圧の上昇等の問題が生じやすいという問題があった。

デカップリングキャパシタの配置 PCBレイアウト

コンデンサの設置に関しては、まず最初に言及するところです。最も小さい静電容量を有するコンデンサは、最も高い共振周波数および最小のデカップリング半径を有する。大容量は遠く離れており、最外層は最大容量を有する。しかし、チップを切り離すすべてのコンデンサはチップに可能な限り近くなければならない。

注意する別のポイントは、それを置くとき、それはチップのまわりで均一にそれを分配するのが最も良いということです、そして、これは各々の静電容量レベルのためにされなければなりません。通常、チップが設計されるとき、電源ピンおよびグランドピンの配置は考慮に入れられる。そして、それらは一般にチップの四辺に一様に分配される。したがって、チップの周囲に電圧障害が存在し、デカップリングによってチップ面積全体を均等に分離する必要がある。上記の図の680 pFコンデンサが全てチップの上部に配置されている場合、デカップリング半径問題により、チップの下部の電圧擾乱はよく分離できない。

コンデンサ設置

コンデンサを設置するときは、パッドから短いリード線を引き出し、バイアホールを通してパワープレーンに接続し、グランド端子についても同様である。このようにして、コンデンサを流れる電流ループは以下の通りである。パワープレーンビアリード線パッドコンデンサは、リード線ビアビア接地面をパッドし、以下の図は直観的に現在の経線の還流経路を示す。

第1の方法は、パッドから長いリード線を引き出して、それからビア・ホールに接続する。これにより、大きな寄生インダクタンスが導入される。これは避けなければならない。これは最悪のインストール方法です。

第2の方法では、パッドの隣にパッドの両端に穴をあけ、第1の方法よりもはるかに小さいロード面積を有し、寄生インダクタンスも小さい。

第3のタイプはパッドの側面に穴をあけ、ループ面積をさらに小さくし、寄生インダクタンスは第2のタイプよりも小さく、より良い方法である。

第4の方法は、パッドの両側に孔を有する。第3の方法と比較して、コンデンサの各端部は、第3の寄生インダクタンスより小さいビアによって、平行にパワープレーンおよびグランドプレーンに接続している。スペースが許可され、このメソッドを使用します。

最後の方法は、最小の寄生インダクタンスで直接パッドの穴をドリルすることです、しかし、溶接は問題を引き起こすかもしれません。それを使用するかどうかは、処理能力と方法に依存します。

3番目と4番目のメソッドが推奨されます。

何かを強調する必要がある PCBエンジニア 時々、スペースを節約するために、複数のコンデンサのために一般的なviasを使ってください. どんな状況でもこれをしないで. キャパシタの組み合わせの設計を最適化しキャパシタ数を減らす方法を見つけることが最善である.

プリントラインが広いほど、インダクタンスが小さいので、パッドからビアまでの引き出し線はできるだけ広くなければならず、できればパッドと同じ幅にしようとする。このように、0402パッケージのコンデンサであっても、20ミル幅のリード線を使用することもできます。