イン PCB回路基板 デザイン, いくつかの部分に分割し、独立して各部分を完了する伝統的な方法とは異なり, この新しい技術は、共通のデータベース上で並列プロセスを作成できる, とプロセスの変更を自動的に同期し、可能な相互の問題を解決することができますて. 対立. これは、EDA業界で初めてです.
1990年代の回路基板設計におけるcadの普及により,製造現場は自動化と工程最適化により設計生産性を継続的に向上させた。残念なことに、回路設計ソフトウェア技術の連続的な革新により、新しい信号、コンポーネントまたはボードレベルの製造技術をサポートするための需要も増加しているので、全体の設計時間はほとんど短くされていない(あるいはより長い)。
設計方法論に根本的な変化がないならば、ソフトウェアは常に発展曲線のリーダーになるよりむしろハードウェア技術の信奉者の役割を演じます。同じ設計に取り組んでいる複数のエンジニアのコンカレントエンジニアリング技術は、常に生産性ブレークスルーのための効果的な魔法の武器であった。伝統的な分割統治法は、デザインをいくつかの部分に分割し、各技術者の手にそれらを割り当て、最終的に様々な部分を接続し、強制的な措置(定義済みルールに従って自動的に決定を下す)または巧妙な手段を使用します。
この方法は回路設計に非常に有効である。それでも、このメソッドは、モジュール名間の相互接続問題を解決するために多くの手動操作を必要とします。デザイナーが互いが何をしているかについて見ることができない限り、これらの間違いは非常に起こりそうです。
並列設計法が複数の設計者が同時に同じ設計を行うことができるならば、他のデザイナーによって作られた編集内容を見ることができて、リアルタイムで様々な潜在的衝突を自動的に管理することができます。最適柔軟性と生産性
並列設計アーキテクチャ
新しいコンカレント設計技術は、設計プロセスマネージャと複数の設計クライアントがネットワーク環境で実行する必要があります。サーバソフトウェアの主な仕事は、各クライアントからの更新要求を受信し、デザインルールが違反されないように要求をチェックし、更新内容に従って各クライアントを同期させることです。
各クライアントは専用のプロセッサとメモリを持たなければなりません。新しい並列設計アーキテクチャは,通信システムがクライアントとサーバ間の情報のリアルタイムかつ効率的な交換に必要な最小帯域幅と最大遅延をサポートできると仮定した。各クライアントは、サーバー全体のデザインを見て、他のクライアントの編集を観察サーバーがそれらを処理します。デザインデータベースは、ネットワーク上の任意の場所に格納することができます。
この並列設計アーキテクチャは、複数の設計者が、論理的に、または他の方法で設計を分割することなく、同時に同じ設計を行うことを可能にする。これはセグメンテーション境界に関連したすべての問題とセグメンテーション結合操作の間のデータ完全性を管理する本当にリアルタイムの共同設計環境です。
複数の設計者は、制約なしで並列に同じ設計を行うことができるので、設計サイクル全体を大幅に短縮することができる。
各デザインには関連デザインチームがあり、チームのメンバーだけがデザインデータにアクセスできます。任意のチームメンバーは、サーバーと単一のクライアント上でデザインミーティングを開始することができます。他のクライアントはいつでも会議に参加することができます。
デザインは最初にサーバーにロードされます。クライアントが会議に参加し、サーバーのデザインの現在の状態をクライアントのメモリに自動的にダウンロードすると、クライアントは初期化され、同期されます。クライアントがデザインミーティングに参加すると、アプリケーションで使用できる標準的な編集ツールを使用してデザインを編集できます。
Editイベントはクライアントが開始した独立したアクティビティであり、更新要求としてサーバーに送信されます。例えば、A点からB点までデバイスを動かすことは編集イベントを構成する。イベントの開始はデバイスを選択することです、そして、イベントの終わりはマウスクリック(または等しい入力)で新しい位置を示すことです。Editイベントをトランザクションとしてサーバーに送信します。トランザクションは削除する方法と、何を追加するかについて説明します。
クライアントによって生成された各エディットイベントは、サーバーに送信される前に、ローカルデザインルールチェック(DRC)を実行しなければならない。サーバが編集要求を受信した後、デザインデータベースに統合し、DRCを実行します。問題が見つからないならば、Edit要求は承認されて、クライアントの内部の中心データベースの同期のために出力メッセージ待ち行列を通してすべてのクライアントに送られます。
ほとんどの計算時間はローカルクライアントに費やされます。ターゲットオブジェクトは、クライアント側で追加、編集、削除され、それらのエディット(プッシュ、スクイーズ、スムージングなど)に関連するすべての自動操作が同時に実行されます。クライアントと比較して、サーバの負荷は比較的軽いので、システムパフォーマンスは影響を受けません。この環境のテストは、サーバーの応答速度が非常に高速であり、クライアントの速度を遅くしないことを示します。
回路基板の自動配線
コンカレント設計技術の第2の適用は自動配線である 回路基板. 分散配線自動配線は,長年にわたる回路基板配線ソフトウェアの「強力な武器」である. 以前, ICルータは分散環境で動作するように変換された. しかし, 回路基板配線問題は非常に異なっている. 今まで, 人々は、自動的なルータが同じデザインを完了するために複数のコンピュータの利点を完全に利用するように適応しなければならないとまだ思います. ソフトウェアベンダーとサードパーティエンジニアは、許容できるパフォーマンス改善を達成する多くの試みをしました, しかし失敗した.
新しい並列設計技術によって採用されたアーキテクチャは,分散配線環境において重要な問題の多くを解決でき,競合の防止または解決の仕方を知っている。同様に、サーバーは、設計プロセス管理の役割を果たし、各オートルータークライアントからの要求は、サーバー内の他のクライアントに統合、チェック、およびブロードキャストされます。すべての自動ルータクライアントは同期して保たれるので、新しい配線経路が局所的に加えられるとき、配線経路闘争の確率は小さいです。
効率的なツールの統合
回路設計は多くのステップと規則を含むプロセスであるので、優れた生産性を得るために、最も効率的なポイント・ツールは密接に統合されなければならない。データと規則は設計プロセスを通してスムーズに流れなければなりません。
過去20年で、EDA産業は前例のない合併と買収を受けました。その結果、ソフトウェアベンダーの設計プロセスは多くのツールの統合に頼ります。そのうえ、大企業は多くのソフトウェアベンダーのツールが彼ら自身のユニークなデザインプロセスに統合されることを必要とします。
一時停止対策は、1つのツールのASCII出力が他のツールのASCII入力形式に変換されるインターフェースを書くことです。そうすることで、何百ものASCIIインタフェースが生成されます、そして、各々のインターフェースは一般的なデータモデルと規則互換性問題を克服するのに用いられます。
この統合方法の基本的な要件は、すべてのアプリケーションが完全に互換性のあるデータモデルを持たなければならないということです。各アプリケーションは、データを処理するときに異なるツールと自動化の異なるレベルを使用することができますが、各アプリケーションは変更を受け取ることができなければならないし、次に何をすべきかを知るためにそれらを認識する必要があります。
また、並列設計技術を使用して、アプリケーションを統合して、特定の組のタスクを実行し、配置、ルーティング、および埋め込みデバイスを編集することができる。もしそうならば、そのアプリケーションは自動的にそれらの特定の機能の使用を許すだけに制限されることができます。
回路及びボード設計
パラレル・レイアウトと並列統合のために必要とされる技術を組み合わせることにより、設計プロセスにおける複数の異なるアプリケーションが統合され、同時に複数の設計者によって使用される環境を形成することができる。
例えば, の並列設計法 回路基板設計, 概略設計, 制約管理, レイアウトデザイン, 三次元の機械設計シミュレーションと製造アプリケーションは何らかの方法で統合できる, これらすべてのアプリケーションを同時に使用できるようにする, 同時に、デザインプロセス全体のすべての編集イベントを更新し、同期させる. 混合環境でも, 複数の類似したアプリケーションが現れるかもしれません, 複数のレイアウトツールなど.
複数のアプリケーションが同時に実行されているので、エンジニアはすぐに追加されたパスの信号の保全効果を理解することができます。例えば、携帯電話用に設計された3次元機械システムでは、レイアウト中のデバイスの動きを更新し、直ちにチェックすることができる。