PCBブログ - USB 2.0プリント基板佈線關鍵和經驗

今日, 高速電子システムの設計は、チップの電源システム特性を完全に把握することなく成功することは困難である, パッケージ構造, と プリント基板. 事実上, 低い供給電圧を満たすために, より高速な信号スイッチング速度, 高い統合, そして、より多くの挑戦的な要件, 電子設計の最前線の多くの会社は、電源供給を確実にするために製品設計プロセスにあります. とシグナルの整合性, たくさんの金, マンパワー, そして、電力供給システムの分析には、材料資源が投資される. 電力供給システム（pds）の解析と設計は，高速回路設計の分野でますます重要になっている。特にコンピュータで, 半導体, コミュニケーション, ネットワーキング, 家電産業. VLSI技術の不可避なスケーリング, 集積回路の供給電圧は減少し続ける. 130 nm技術から90 nm技術までますます多くのメーカーが動くにつれて, 供給電圧が1に低下することは予想できます.2 Vあるいはそれよりも低い, 一方、電流も大幅に増加する. 直流IR電圧降下のACダイナミック電圧変動制御の観点から, 許容ノイズ範囲が小さくなっているので, この開発動向は電力供給システムの設計に大きな課題をもたらした.

1. 概要 PCBボード 電源システム設計

通常、AC解析において、電源接地間の入力インピーダンスは、電源システムの特性を測定するために重要な観察である。この観測の決定は直流解析におけるir低下の計算に発展する。直流または交流解析においては、PCB基板の積層、パワーボード層面の形状、部品のレイアウト、ビア・ピンの分布等の影響を受けている。例えば、接地入力インピーダンスへの電力の非常に広い応用は、ボード上のデカップリングコンデンサの配置を評価することである。ボード上に配置された特定の数のデカップリングコンデンサを用いることにより、回路基板自体の固有の共振を抑制することができ、それによってノイズの発生を低減し、また、回路基板のエッジ放射を低減して、電磁両立性問題を軽減する。電力系統の信頼性を向上させ，システムの製造コストを低減するため，システム設計技術者は，デカップリングコンデンサのシステムレイアウトをいかに効果的に選択するかを考える必要がある。高速回路システムの電源システムは、通常、3つの物理サブシステムに分けられる。チップ、集積回路パッケージ構造、およびPCBボード。チップ上のパワーグリッドは交互に配置された複数の金属層から構成される。各金属層は、XまたはY方向に金属ストリップからなり、電力または接地格子を形成し、ビアは異なる層の金属ストリップを接続する。いくつかの高性能チップでは、多くのデカップリングユニットがコアまたはIOの電源に組み込まれる。集積回路パッケージ構造は、低減されたPCBボードのように、いくつかの層のパワーまたは接地面を有する。パッケージ構造の上面には、通常、デカップリングコンデンサの設置位置がある。PCBボードは、通常、大面積で小さい離散的なデカップリングコンデンサ構成要素および電力整流モジュール（VRM）と同様に、連続的な大面積電力および接地面を含む。ボンディング・ワイヤ、C 4衝突およびハンダ・ボールは、チップ、パッケージおよびPCBを連結する。電力供給システム全体は、各集積回路装置が正常範囲内で安定した電圧を供給されることを保証しなければならない。しかし、これらの電源系統におけるスイッチング電流と寄生高周波の効果は常に電圧ノイズを導入する。この電圧変動は、例えば、ΔVが装置で観測された電圧変動であり、かつ、Iがスイッチング電流である。Zは、装置で観察されるように、電源システム全体の電源とグラウンドとの間の入力インピーダンスである。電圧変動を減らすために、電源と地面の間で低い抵抗を保ってください。DCの場合、Zは純粋な抵抗になるので、低抵抗は低電源IR電圧降下に対応する。ACケースでは、低抵抗もスイッチング電流によって生成される過渡ノイズを低減する。勿論、Zは広い周波数帯域にわたって小さく保つ必要がある。なお、電源とグランドは信号戻りと基準面として使用されることが多いので、電源系と信号分配系との間には密接な関係がある。しかしながら、スペース制限のために、同期スイッチングノイズ（IO SSO）によって導入される電源システムにおけるノイズ現象および電流ループ制御の問題は、ここでは論じない。以下のセクションは、信号システムを無視して、電源システムの解析に純粋に集中するでしょう。

直流IRドロップ

チップのパワーグリッド（数ミクロンまたはそれより小さい）の小さな特徴サイズのために、チップの抵抗損失は厳しいので、チップのIR低下は広く研究されている。次の場合では、PCB上のIR電圧降下（数十から数百ミリボルトの範囲）もまた、高速システム設計に対してより大きな影響を与える。パワーボード層では、スイスのチェス構造、ネックダウン構造、および動的配線ボードボードを分割する原因となりますデバイスボードの数、ビア、半田ボール、および電流が通過するC 4バンプの数は、パワーボード層には十分ではない。電源板の厚さが不十分で、電流経路が不均衡である等システム設計には，低電圧，高電流，及びタイト電圧浮動域が必要である。例えば、高密度及び高ピン数を有するデバイスは、多くのビア及びアンチパッドのために、PCBパッケージ構造及びPCB基板の電力分配層にいわゆるスイス・チェス構造効果を形成することが多い。スイスのチェス構造は、高い抵抗の多くの小さな金属領域を生産します。電源システムのこのような高抵抗の電流経路のために、PCB上のコンポーネントに送られる電圧または電流は、設計要件より低くてもよい。したがって、良好なDC−IR電圧降下シミュレーションは、電源システムの許容電圧降下範囲を推定するためのキーである。様々な可能性の分析を通して、事前およびポスト配置およびルーティングのための設計ソリューションまたは規則を提供する。レイアウトエンジニア、システムエンジニア、信号完全性エンジニアおよびパワーデザインエンジニアは、PCB上の各電源とグラウンドのネットリストのデザインルールチェックを実行する際の最終段階として、制約管理者にIRドロップ解析を組み込むこともできます。検査ツール.自動化されたソフトウェア解析を通してのこの設計フローは、視覚検査または経験によって見つからない複雑な電源システム構造上のレイアウトおよび配線問題を避けることができる。図2は、IRドロップ解析が、高性能PCB上の電源システムにおける臨界電圧および電流の分布を正確に特定できることを示している。

交流電源接地インピーダンス解析

多くの人が一対の金属板がプレートコンデンサを構成していることを知っているので、パワープレート層の特性は、電源電圧の安定性を確保するためにプレート容量を提供することである。周波数が低く、信号波長がパネルのサイズよりもはるかに大きいとき、パワーボード層とフロアはコンデンサを形成する。しかし、周波数が高くなるとパワープレーン層の特性が複雑になる。より正確には、一対の平板が平板伝送線路系を構成する。電源と接地との間のノイズ、または対応する電磁場は、伝送線路の原理に従って基板間を伝搬する。ノイズ信号がパネルのエッジに伝搬すると、高周波エネルギーの一部が放射されるが、大きな部分が反射される。プレートの異なる境界からの多重反射はpcbボードの共振現象を構成する。

ac解析において，pcbボードの接地インピーダンスへの電力の共鳴はユニークな現象である。低抵抗電源システム（DCからAC）は、低電圧変動を得るための鍵である。誘導効果を減少させ、容量効果を増大させ、それらの共鳴ピークを除去または低減することが設計目標である。

電源システムのインピーダンスを減らすために、以下の設計指針のいくつかを以下に示すべきである。

1）電源とフロア層との距離を減らす。

プレートのサイズを大きくします。

充填媒体の誘電率を向上させること。

4）電力と床の層の複数のペアを使用します。

しかしながら、製造又は他の設計上の考慮により、設計技術者は、電源システムのインピーダンスを変更するために、より柔軟で効果的な方法を使用する必要がある。インピーダンスを低減し、それらの共振ピークを除去するために、PCB上にディスクリートデカップリングコンデンサを配置することは、一般的な方法となっている。

SIGRity PowerSiを用いた電源システムの入力インピーダンスの計算

1）パワー整流モジュールがなく，ボード上にデカップルコンデンサが配置されていない。

2）電力整流モジュールを短絡回路でシミュレートし，デカップリングコンデンサを基板上に配置しない。

3）電力整流モジュールを短絡回路で模擬し，デカップリングコンデンサを基板上に配置する。

集積回路チップの位置で観察される電源システムの入力インピーダンスは、低周波数で容量性に見える。周波数が高くなると、800 MHzの周波数で自然な共鳴ピークが現れる。この周波数の波長は、パワーグランドプレーンの大きさに相当する。これは、集積回路チップの位置から電力整流モジュールへのループインダクタンスに正確に対応する。このループインダクタンスは、プレートキャパシタンスと共に200 MHzの共振ピークをもたらす。基板上にいくつかのデカップリングコンデンサを配置した後，200 mhzの共振ピークを非常に低い周波数（＜20 mhz）にシフトし，共鳴ピークのピーク値を多く低減した。約1 GHzで強い共鳴ピークが現れた。ディスクリートデカップリングコンデンサをPCB上に配置することによって、電源システムは、主動作周波数範囲において低平滑で滑らかなACインピーダンス応答を達成することができることが分かる。したがって、電源系のノイズも低くなる。ボード上のディスクリートデカップリングコンデンサを配置することにより、設計者は、低電力に接地ノイズを達成するために、電源システムのインピーダンスを調整するための柔軟性を与える。しかし、どのように場所を選択するには、どのように選択するには、どのような種類のデカップリングコンデンサを選択する一連のデザインの問題のままです。したがって、特定の設計のためのデカップリング解決を求め、適切な設計ソフトウェアを使用し、電力供給システムの広範なシミュレーションを実行することがしばしば必要である。

CO設計概念

PCB上に置かれた個別のデカップリングコンデンサの周波数範囲は、数百メガヘルツに達することができるだけである. 周波数がどんなに高いか, 各ディスクリートコンデンサの寄生インダクタンスと基板のループインダクタンスとヴィアス （コンデンサ→チップ）は、デカップリング効果を大幅に低減する。ディスクリートデカップリングコンデンサをPCBのみに配置することは不可能である. 更なる, 電源システムの入力インピーダンスを減らす. 数百メガヘルツからより高い周波数範囲まで, 電源システムの基板間容量パッケージ 構造上に配置されたディスクリートデカップリングコンデンサは、遊びに出る. GHz周波数範囲, チップ上のパワーグリッドとチップ上のデカップリングコンデンサとの間のキャパシタンスはデカップリング解である. 赤色ラインは、PCB上にいくつかの個別のデカップリングコンデンサを配置した後の入力インピーダンスである. 第一共鳴ピークは600 MHzから700 MHzに現れる. パッケージ構造を考える, 付加パッケージ構造のインダクタンスは、共振ピークを約450 MHzにシフトさせる, 青い線を見る. チップ電源システムを含む, チップ内のデカップリングコンデンサはそれらの高周波共振ピークを除去する, しかし同時に、非常に弱い30 MHz共鳴ピークを導入する, グリーンライン. この30 MHz共鳴は、高周波フリップ信号のIFエンベロープ上の電圧谷として時間領域に現れる. オンチップデカップリングは、非常に効果的であるが、高価なオンチップスペースを使用し、より多くのリーク電流を消費するコストで. インチップデカップリングコンデンサをパッケージ構造に動かすことは、良好な妥協点である, しかし、設計者はチップからシステム全体を知る必要がある, とパッケージ構造 PCBボード.