PCBブログ - ギガビットデバイスPCBボードのための信号完全性設計について

アプリケーションを紹介します PCBボード これらの問題を解決するための設計ツール, 皮膚効果や誘電損失, バイアとコネクタの効果, 差動シグナリングとケーブル接続の考察, 配電, とEMIコントロール, etc. 通信とコンピュータ技術の急速な発展は、高速PCB設計をギガビットフィールドにもたらした. 新しい高速デバイスの応用により、バックプレーンとシングルボード上でこのような高速長距離伝送が可能になる.信号整合性の問題（SI）,電源の完全性と電磁両立性の問題も、より顕著です.

信号完全性は、信号線14上の信号伝送の品質を指す. 主な問題は反射を含む, 振動, タイミング, 地面バウンスとクロストーク. 貧弱なシグナル完全性は、一つの要因によって引き起こされません, しかし、ボードレベルのデザインの要因の組み合わせで. ギガビット装置のPCB設計, 良い信号完全性設計は、技術者に完全に部品を考慮する必要がある, 伝送線路相互接続方式, 電力分配とEMC. 高速PCB設計のためのEDAツールは純粋なシミュレーション検証から設計と検証の組合せに発展した, 設計者は設計の初期に規則を設定し，設計後に問題を発見するのではなく，誤りを避けるように設計する. データレートが増加し、デザインがより複雑になるにつれて, 高速PCBシステム解析ツールが必要になる. これらのツールはタイミング解析を含む, 信号完全性解析, 設計空間パラメータ掃引解析, EMCデザイン, 電力系統安定解析, その他. . ここでは、ギガビット装置のPCB設計における信号完全性解析において考慮すべき課題のいくつかに焦点を当てます.

高速度デバイスとデバイスモジュール
ギガビット送信と受信コンポーネント供給元が提供するがデザイン チップに関する情報、また、デバイスサプライヤーのためのプロセスは、新しいデバイスの信号完全性を理解する, したがって、デバイスサプライヤーによって与えられるデザインガイドラインは成熟しないかもしれません, そして、1つは、デバイス供給者によって与えられるデザイン制約が通常非常に厳しいということです, そして、デザインエンジニアがすべてのデザイン規則を満たすのは非常に難しいでしょう. したがって, サプライヤーの制約規則と実際の設計を分析するために，シミュレーション・インテグリティエンジニアがシミュレーション解析ツールを使用する必要がある, コンポーネント選択の調査と最適化, トポロジー, マッチング方式, と一致するコンポーネントの値, そして最終的に信号の整合性を確保するためのソリューションを開発する. PCBレイアウトとルーティング規則. したがって, ギガビット信号のシミュレーション解析は非常に重要になってきた, そして、信号完全性分析作業におけるデバイスモデルの役割は、より多くの注意を払われました.

コンポーネントモデルは通常IBISモデルとSPICEモデル. ボードレベルシミュレーションは、出力ピンから相互接続システムを通して入力ピンまでの信号応答についてのみ注意する, そして、ICメーカーは、装置の中で詳細な回路情報を漏らしたくない, そして、トランジスタレベルSPICEモデルのシミュレーション時間は、耐え難い, IBISモデルは高速PCBで使用される. 設計分野はますますますます多くのデバイスメーカーと信号保全技術者に受け入れられている.

Gigabitデバイス用のPCB基板システムをシミュレートするとき、エンジニアはしばしばIBISモデルのロバスト性に疑問を呈する. デバイスがトランジスタの飽和およびカットオフ領域で働くとき, IBISモデルは過渡応答の非線形領域を記述するのに十分な詳細な情報を欠いている, そして、IBISモデルによってシミュレートされた結果は、トランジスタレベルモデルが. しかし, ECL型装置用, トランジスタレベルモデルのシミュレーション結果と非常に一致するiBISモデルが得られる. 理由は非常に簡単です. ECLドライバはトランジスタの線形領域で動作する, そして、出力波形は理想波形に近い. アイビス標準によると, 相対的なアイビスモデル.

データ伝送速度が増加するにつれて, ECL技術に基づいて開発された差動装置は、非常に発達している. LVDS規格とCML, 中でも, ギガビット信号伝送. 上記の議論からわかるように, IBIS規格は、回路構成と対応する差動技術アプリケーションのためにギガビットシステムの設計にまだ適用可能である. これは、IBISモデルを2に適用したいくつかの公開論文でも実証されている.5 Gbps LVDSとCML設計. IBISモデルは能動回路を記述するのに適していないので, 損失補償のためにプリエンファシス回路を有する多くのGbpsデバイスには適していない. したがって, ギガビットシステム設計で, IBISモデルは次の場合にのみ有効に動作します。

1. 差動素子は増幅領域で動作する (linear V-I curve)
2.デバイスはアクティブなプリエンファシス回路を持たない。
3. デバイスはプリエンファシス回路を有しているが、イネーブルされない（短い相互接続システムがプリエンファシスを可能にすることによって、より悪い結果につながるかもしれない）。
4. デバイスは受動プリエンファシス回路を有する, しかし、回路はデバイスのダイから分離され得る. データレートが10 Gbps以上であるとき, 出力波形は正弦波のようです, そして、スパイスモデルは、より適用可能です.

損失効果
信号周波数が増加すると、伝送線路上の減衰は無視できない. この時に, 直列における導体の等価抵抗に起因する損失と並列の媒体の等価コンダクタンスを考慮する必要がある, 損失性伝送線路モデルを解析に使用する必要がある.

損失性伝送線路の等価モデルを図1に示す. 等価直列抵抗R及び等価並列コンダクタンスGを用いて損失を特性化することが図から分かる. 等価直列抵抗Rは、DC抵抗及び表皮効果に起因する抵抗である. 直流抵抗は、導体自体の抵抗である, 導体の物理的構造及び導体の抵抗率によって決定される. 周波数が増加すると, 皮膚効果が働き始める. 表皮効果は、高周波信号が導体を通過するときに、導体の信号電流が導体の表面に集中する現象である. 導体内部, 導体断面積に沿った信号電流密度は指数関数的に減衰する, そして、電流密度が1に減少する深さ/原画のEを皮膚の深さと呼ぶ. 周波数が高い, 皮膚の深さが小さい, 導体の抵抗の増加をもたらす. 皮膚の深さは周波数の平方根に反比例する.

等価並列コンダクタンスG損失 （誘電損失）。低周波で, 等価並列コンダクタンスは、媒体のバルク導電率および等価キャパシタンスに関係する, 周波数が上がるにつれて, 誘電損失角は支配し始める. この時に, 誘電率は誘電損失角と信号周波数によって決定される. 一般的に言えば, 周波数が1 GHz未満の場合, 皮膚効果損失は大きな役割を果たす, 周波数が1 GHzを超えるとき, 誘電損失は支配する. 誘電率, 誘電損失角, 導体の伝導度とカットオフ周波数はシミュレーションソフトウェアで設定できる. ソフトウェアはシミュレーション中の伝送線路の構造に従って表皮効果と誘電損失を考慮する. 減衰をシミュレートするならば, 信号の帯域幅に応じて対応するカットオフ周波数を設定してください. 帯域幅は信号エッジ率によって決定される. 多くの622 MHz信号は、2とあまり異なりません.5 GHzの信号エッジ率. 加えて, 損失性伝送線路モデルでも等価. 抵抗とコンダクタンスは周波数で変化する.

バイアとコネクタの影響
ビアは信号をボードの反対側に送信する。ボード間の垂直金属部分は、制御できないインピーダンスである, 水平方向から垂直方向への変曲点はブレークポイント, 反射を生じる, そして、その外観を最小化すべきである. ギガビットシステム設計シミュレーション, ビアの効果を考える, ビアモデルが必要. ビアのモデル構造は、直列抵抗R 1の形である, インダクタンスL及び並列コンデンサC. 特定の用途と精度要件に従って, 複数のRLC構造を並列で使用することができます, そして、他の導体との結合は考慮できる. この時に, ビアモデルは行列. ビアモデルを得るには2つの方法があります, つは、三次元場抽出器（フィールドソルバ）によって，tdrと他をビアの物理的構造に従って抽出することができる。モデルパラメータはPCB材料に関連する, 積み上げ, 厚さ, パッド/アンチパッドサイズ, そして、どのように接続するワイヤーが接続されて. シミュレーションソフトウェア, 異なるパラメータは、精度要件に応じて設定することができます, ソフトウェアは、対応するアルゴリズムに従ってビアホールのモデルを抽出し、シミュレーション中のその影響を考慮する.

ギガビットシステムの設計, 特にコネクタの影響を考慮すべきである. 現在、高速コネクタ技術の開発は、信号伝送中のインピーダンスと接地面の連続性を確実にすることができる. 設計におけるコネクタのシミュレーション解析は主にマルチラインモデルを使用する. コネクタマルチラインモデルは3次元空間におけるピン間の誘導性および容量結合を考慮して抽出したモデルである. コネクタマルチラインモデルは、一般に、RLGCマトリックスを抽出するために三次元フィールド抽出器を使用する, これは一般にSPICEモデルサブ回路の形である. モデルの複雑な構造のため, 抽出とシミュレーション解析には長い時間がかかる. SpeccTraquestソフトウェア, コネクタのSPICEモデルをESPICEモデルに編集することができます, デバイスに割り当てることができます, または、それはDML形式でパッケージモデルに編集されて、使用のために装置に割り当てられることができます.

差動シグナリングと経路選定問題
差動信号は強い干渉および高い伝送速度の利点を有する。ギガビット信号伝送, それはクロストークとEMIの影響をよりよく減らすことができます. その結合形態は、エッジ結合およびアップダウン結合を含む, ルーズカップリングとタイトカップリング. 上部と下部の結合に比べて, エッジ結合はクロストークのより良い低減の利点を有する, 便利配線, 簡単な処理. トップとボトムのカップリングがより頻繁に適用されます PCBボード高配線密度のS. ルーズカップリング, タイトカップリングは、より良い干渉干渉能力を有し、クロストークを低減することができる, そして、緩やかな結合は、差動トレースインピーダンスの連続性をよりよく制御できる. 特定の差動ルーティング規則はインピーダンス連続性の影響を考慮すべきである, loss, クロストーク, と異なる状況に応じてトレースの長さの違い. 微分線はシミュレーション結果を解析するためにアイダイアグラムを使用する. シミュレーション・ソフトウェアは、ランダム・シーケンス・コードをセットして眼図を生成することができる, 目のダイアグラムへの影響を分析するためにジッタとオフセットパラメータを入力できる.

電力分配とEMC
データ転送速度の増加。高速エッジ率を伴う, 広い周波数帯域にわたって電力供給安定性を必要とする. 高速システムは、10 Aの過渡電流を通過し、50 mVの電源リップルを必要とする, これは、配電網のインピーダンスがある周波数範囲内で5 m. 例えば, 信号の立ち上がり時間は0未満である.5 NS, どちらを考慮すべきか. 帯域幅の範囲は1です.0 GHz. ギガビットシステムの設計,同期雑音（ssn）の干渉を避ける必要があり，配電系統が帯域幅範囲で低インピーダンスを有することを保証する。一般に, 低周波域で, デカップリングコンデンサは、インピーダンスを減らすために使用される, 高周波帯域内, 電源とグランドプレーンの分布は主に考慮される. 図4は、パワープレーン及びグランドプレーン層においてキャパシタをデカップリングした場合と無い場合のインピーダンス変化の周波数応答プロットを示す.

SpecctraQuestソフトウェアはパッケージ構造に起因する同期ノイズの影響を解析することができる. パワーインテグリティ（PI）ソフトウェアは，配電系統を解析するために周波数領域を使用する。デカップリングキャパシタの数と位置を効果的に解析できる, 力と地面の影響だけでなく. エンジニアは、配置と同様にデカップルコンデンサ選択を実行します, ルーティング, 平面分布解析.

電磁波両立性, そして、結果として生じる問題は、過度の電磁放射と電磁放射線に対する感受性を含む. その主な理由は、回路動作周波数が高すぎ、レイアウト及び配線が不合理であることである. 現在, EMCシミュレーションのためのソフトウェアツールがある, しかし、EMC問題は多くの電磁的な理由に起因することができます. シミュレーションパラメータと境界条件を設定することは難しい, シミュレーション結果の精度と実用性に直接影響する. 通常の実行は、デザインの各リンクにEMCを制御するデザインルールを適用することです, デザインの各リンクでルール駆動とコントロールを達成するには, そして、デザインがテストされて、確かめられたあと, 新しい規則を形成し、新しい規則に適用できる PCBボード 設計.