PCBブログ - 埋め込みPCBボードの完全性を改善する配線技術

1はじめに
プリント回路基板 電子部品における回路部品およびデバイスの基本的支援, そして、その設計品質はしばしば組み込みシステムの信頼性と互換性に直接影響する. 過去に, いくつかの低速回路板で, クロック周波数は一般に約10 MHzであった. 回路基板またはパッケージ設計の主な挑戦は、すべての信号線を二重層基板上に配線し、どのようにパッケージを破壊することなくアセンブルするかであった. 相互接続の電気的特性は、相互接続がシステム性能に影響を及ぼさないので、重要ではない. この意味で, 信号低速回路基板の相互接続線は、遮られていて、透明である. しかし, 組込みシステムの開発, 回路は基本的に高周波回路である. クロック周波数の増加により, 信号の立ち上がりエッジも短くなる, そして、通過回路に対するプリント回路の容量性および誘導性リアクタンスは、プリント回路自体の抵抗が非常にシグナルの完全性に影響を及ぼすよりはるかに大きい. 組み込みシステム, クロック周波数が100 MHzを超えるか立ち上がりエッジが1 ns未満であるとき、信号完全性効果は重要になる. 高速ディジタル回路における信号線の実際の電気特性から始まる, 電気特性モデルを確立する, 信号完全性に影響する主な理由と問題解決方法, そして、次のように配線と方法とスキルに注意を払うべき問題を与えます.

2. Signal integrity
Generally, 信号の整合性は、特定の範囲内で制御されるべきである, 信号フローのタイミング図は論理要件を満たすことができる, そして、信号生成および伝送プロセスはバースト状態で安定である. 信号の完全性の破壊は主に2つの理由による. ファースト, 外部干渉のため, 特に伝導チャンネルの干渉, 伝送チャネルのインピーダンス不整合に起因する反射効果を含むこと, 元の波形が破壊されます第二に, ディジタル信号は、当然、スペクトル分散効果が生じる, 元の波形を変更する. クロック周波数が比較的高いとき, クロックが10 MHz以上に達するか、またはパルスのエッジ時間が1 ns以下に達するような, 我々は、それが予想されるところに信号を得るのは容易でないとわかります. シグナル完全性問題に影響する多くの要因がある, ジッターを含む, 遅延, グラウンドバウンス, 反射, クロストーク, スイッチングノイズ, 電源不整合, 減衰, パルスストレッチング, タイミング混乱, etc. シグナル完全性問題は、信号の全プロセスを常に含む, したがって、信号完全性保証は、信号全体が働く物理的環境を必要とする. こうする, 信号完全性システムをモデル化する必要がある. シグナル完全性システムモデルは3つの部分を含むべきです：完全な信号源, 信号の物理的調整チャネル, そして、信号の完全な受信. The main contents of the three parts are as follows:
(1) Complete signal source: ensure the integrity of the generated signal. これらは電源保証を含む, ノイズフィルタリング, 地電位, コモンモード除去, 出力インピーダンス保証, etc.
(2) The physical coordination channel of the signal: Ensure that the signal does not change during transmission. これらは以下の通りです。, 遅延, チャンネル, 反射と共鳴, 帯域幅, 減衰, インピーダンス制御, サーキットリンク, その他.
(3) Complete signal reception: ensure high-efficiency reception without distortion. 入力インピーダンス整合, 接地処理, 多端子ネットワーク相互インピーダンス, デカップリングコンデンサ, コンデンサコンデンサ, input network signal distribution and signal protection issues

2.1遅延：遅延は、信号が信号線の伝送線上の限られた速度で送信されることを意味する PCBボード. 信号は送信者から受信機に送られる, との間の伝送遅延があります. 信号遅延はシステムのタイミングに影響を与える伝播遅延は、ワイヤの長さおよびワイヤを囲んでいる媒体の誘電率によって、主として決定される. 高速デジタルシステムにおいて, 信号伝送線の長さは、クロックパルスの位相差に影響する直接的な因子である. クロックパルスの位相差は、同時に発生する2つのクロック信号が受信端に到達するときの非同期時間を指す. クロックパルス位相差は信号エッジの到来の予測可能性を減少させる, そして、クロックパルス位相差が大きすぎる場合, それは受信端で誤った信号を生成するでしょう.

2.2反射：反射は信号線の信号の反響です. 信号遅延時間が信号遷移時間よりもはるかに大きいとき, 信号線は伝送線路として使用しなければならない. 伝送線路の特性インピーダンスが負荷インピーダンスに一致しない場合, a portion of the signal power (voltage or current) is transmitted to the line and reaches the load, でも部分は反射. 負荷インピーダンスが本来のインピーダンスより小さい場合, 反射は負otherwise, 反射は正. 痕跡幾何学の変化, 不正なワイヤ終端, コネクタの透過, そして、パワープレーン不連続はすべてこのような反射を引き起こすことができます.

2.3クロストーク：クロストークは2つの信号線の間の結合である, 信号線間の相互インダクタンスと相互キャパシタンス, 信号線のノイズ. 容量結合は結合電流を誘導する, 誘導結合は結合電圧を誘導する. クロストークノイズは信号線間の電磁結合に起因する, 信号系統と配電系統間, バイア間. クロス巻線が偽クロックを引き起こす可能性があります, 間欠データエラー, etc., 隣接信号の伝送品質に影響する. 現実に, クロストークは完全に除去できない, しかし、それはシステムが許容できる範囲内で制御することができます. PCB層のパラメータ, 信号線間の距離, 駆動端と受信端の電気的特性, そして、ベースライン終了メソッドは、漏話に対する確かな影響を持ちます. 配線高速化 PCBボードs, 配線スペースが小さい場合や配線密度が高い場合, クロストークの問題は非常に深刻である, そして、それに起因する電磁干渉は、回路の信号に深刻に影響する. クロストークを減らすために, 配線中に以下の処置を取ることができる。クロストークに敏感な信号線を適切に終了する, そして、インピーダンス整合を通して結合容量を減らすことによって、漏話を減らす.

2.4オーバーシュートとアンダーシュート：オーバーシュートは、設定電圧を超えるピーク値または谷値です. 立ち上がりエッジ用, 電圧をいう落下刃用, 電圧を指す. アンダーシュートは、次の谷またはピークが設定電圧を超えるときです. 過度のオーバーシュートは、保護ダイオードを作動させる, 早急に失敗させること. Excessive undershoot can cause spurious clock or data errors (misoperations).

2.5振動とサラウンド振動:発振現象はオーバーシュートとアンダーシュートを繰り返す. 信号の発振は、ライン上の遷移のインダクタンスおよびキャパシタンスに起因する発振である, それは下減衰状態に属する, 周辺振動は過減衰状態に属する. 振動とサラウンド振動, 反射のように, 多くの要因に起因する, そして、適切な終了によって, 完全に除去できない. 接地バウンスノイズとリターンノイズ：回路に大きな電流サージがあるとき, 地面バウンスノイズを引き起こす. 例えば, 多数のチップの出力が同時にオンにされるとき, チップと基板との間には大きな過渡電流がある. チップパッケージとパワープレーンのインダクタンスと抵抗は、電源ノイズを引き起こす, これは電圧変動と真の接地面の変化を引き起こす, このノイズは他のコンポーネントの挙動に影響する. 負荷容量の増加, 負荷抵抗の減少, 接地インダクタンスの増加, そして、スイッチングデバイスの数の増加は、すべて、グランドバウンスの増加につながる.

3. Analysis of the electrical characteristics of the transmission channel
In a multi-layer PCBボード, 伝送線路のほとんどは単層上に配置されない, しかし、複数の層にまたがった, ビアはビアを通して接続される. したがって, 多層で PCBボード, 典型的な伝送路は主に3つの部分を含む, トレースコーナー, バイアホール. 低周波の場合, プリントラインとトレースビアは、異なるデバイスのピンを接続する通常の電気接続とみなすことができる, 信号品質に大きな影響を与えない. しかし, 高周波で, 跡, コーナーとビアは、それらの接続性を考慮するべきではありません, 高周波数でのそれらの電気的特性と寄生パラメータの影響.

4. 高速伝送線路の電気特性解析 PCBボードs
In the デザイン of high-speed PCBボード, 多数の信号接続ラインを使用することは避けられない, 長さは異なる. 接続ラインを通過する信号の遅延時間は、信号自体の変化時間に比べて無視できない, そして、信号は電磁波の速度で送信される. 上流伝送用, このときの接続線は抵抗のある複雑なネットワークです, 静電容量, インダクタンス, 分布パラメータ系モデルで記述する必要がある, それで, 伝送線路モデル. 伝送線路は、一端から他方へ信号を伝送するために使用され、ある長さの2本のワイヤからなる, つは信号経路と呼ばれ、他方は戻り経路と呼ばれる. 低周波回路, 伝送線は純粋に抵抗性の電気特性として振る舞う. 高速で PCBボードs, 伝送信号の周波数が増加するにつれて, ワイヤ間の容量性インピーダンスは減少する, そして、ワイヤーの誘導インピーダンスは、増加します, そして、信号線はもはや純粋な抵抗として振る舞う, それで, 信号は電線にのみ伝わらない, しかし、それも導体の間の媒体で伝播します. 均一線用, 抵抗R, the parasitic inductance L and the parasitic capacitance C of the transmission line are evenly distributed (ie, L1=L2=…=Ln; C1=C2=…=Cn+1) without considering the external environment change.

5. 高速におけるビアの電気特性の解析 PCBボードs
Via, 通常、プリント回路基板の穴を指す, 多層の設計における重要因子 PCBボードs. ビアは、プラグインコンポーネントまたはレイヤー間の相互接続の固定インストールのために使われることができます. プロセス展望から, ビアは一般的に三つのカテゴリーに分かれている, 埋没ビア, バイアスルー. ブラインドホールは、プリント回路基板の上面及び底面に位置する, ある深さで, そして、表層レイヤー回路および下にある内層回路の接続のために使われる. 穴の深さと穴の直径は、ある比率を超えない. 埋込みビアは、プリント回路基板の内側層に位置する接続孔を参照する, これは回路基板の表面には及ばない. スルーホールは、回路基板全体を通過し、層の間の相互接続又は部品の取付孔として使用することができる. スルーホールは、プロセスで実現しやすく、コストが低いので, 一般のプリント回路基板は、他の2種類のスルーホールの代わりにスルーホールを使用する. 以下に説明するビアホールはスルーホールと考えられる. 特殊送電線, ビアは接地に寄生容量を生成するばかりではない, 高速回路における寄生インダクタンス. 回路に対するビアの寄生容量の影響は、主にデジタル信号の立ち上がりエッジを遅くするかまたは悪化させることである, 回路の速度を減らす. ビアの寄生容量値は小さい, 衝撃が小さい. ビア寄生インダクタンスの主な効果は、電源バイパスキャパシタの有効性を低減し、全体の電力供給フィルタ効果を悪化させることである.

6. Contribution of transmission line corners to transmission channel signal integrity problems
When the printed line of the PCBボード 角を通る, 印刷ラインの幅の変更はイエスです, また、印刷ラインの特性インピーダンスも変化する. コーナーを通ると跡の幅が広くなるので, トレースと基準層との間の容量は増加する, そして、トレースの特性インピーダンスは減少する. したがって, 印刷ラインの角部における特性インピーダンスの不連続性が存在する, これは、印刷ライン上の信号の反射につながり、信号の完全性に影響する. 異なる幾何学的形状の角の反射と透過特性の比較 PCBボード 印刷ラインコーナ形状：直角角, 丸い角, 45度傾斜角の内側と外側, 角の外側45度. 異なる形状の痕跡のコーナーの反射と透過特性は異なる. The order of excellent transmission characteristics is as follows: right angle < rounded corner < 45 degree bevel cut inside and outside < 45 degree outer bevel cut, そして、印刷されたラインの角のジオメトリは直角. 2 GHの周波数範囲以下, 軌道角形状は信号伝送特性にほとんど影響しない, そして、その効果は、周波数が増加すると著しく増加する, 特に直角コーナー. トレースの角は、45度の傾斜した形状で直角に曲げられることをお勧めします, どの信号自体が信号完全性に影響を与えないか. 高密度回路基板において信号線幅が狭い場合, コーナーの寄生容量に起因する遅延蓄積は一般に信号完全性に大きな影響を与えない. 高周波回路用, 高周波クロックラインのような, コーナー寄生容量の累積効果を考慮すべきである.

7. Use wiring techniques to suppress signal integrity issues
When the signal is output from the drive source, 信号を構成する電流および電圧はインピーダンスネットワークとして相互接続を扱う. 信号がインピーダンスネットワークに沿って伝搬するとき, 相互接続に起因する過渡的なインピーダンス変化を常に経験する. シグナルによって、見られるインピーダンスが同じままである場合, 信号が歪んでいない. インピーダンスが変化すると, 信号は、その変化において反射され、それが相互接続の残りを通して進むにつれて歪んでいる. インピーダンスが十分に変化するなら, 歪みは偽トリガを引き起こす. 信号完全性最適化設計プロセスにおいて, 重要な設計目標は、均一な伝送線路としてすべての相互接続ラインを設計することである, そして、全ての不均一伝送線の長さを減らす, ネットワーク全体の信号によって感じられるインピーダンスが変化しないようにする. . これに基づきます, 信号完全性問題を抑制するために配線技術を使用するいくつかの方法は、印刷導体のトレース形状をもつれてはならない, 分岐したまたは硬い角, T字ラインとスタブを避けるようにしてください同じネットワーク信号線を保つようにしてください. 線幅, ライン幅の変更を減らす伝送線長を減らす, ワイヤ幅の増加ワイヤ間の距離を増加してください高速信号線のビアとコーナーを減らすようにしてください, そして、信号線の層間変換を減らすビアサイズの合理的な選択；信号ループ面積とループ電流を低減する. 結論として, 断面積またはネットワーク幾何学を変えるどんな特徴も、信号によって、見られるインピーダンスを変えます. ケーブル接続における信号の健全性の問題を低減するための鍵は、送電線のインピーダンスの急激な変化を低減することである, ネットワーク全体の信号によって経験されたインピーダンスは変化しない. 要するに, のデザインで PCBボード, それぞれのケースで使用されるべき信号の健全性問題に対して、コンポーネントのレイアウトと配線とソリューションを統合する必要がある, 信号の完全性問題を解決するために PCBボード.

8. Conclusion
In today's wide application of embedded systems, 信号の整合性は、非常に重要なコンテンツとなっている PCBボード 組込みシステムの設計, 全体の成功または失敗に影響するさま PCBボード design. 回路が決定されるとき, コンポーネントが選択されます, PCBレイアウトが決定される, 配線技術は信号完全性問題の発生を抑制するために使用できる, の信頼性を向上させる PCBボード, そして、信号完全性問題に起因する損失を減らします. 組込みシステムの高周波環境に起因する信号完全性問題を目指して PCBボード, 合理的な配線によってそれを抑制する方法を提案する. 種々の信号完全性現象の解析と伝送線路の電気特性のモデリングと記述, ビアとコーナー, における配線技術を用いた信号完全性の改善法 PCBボード 設計は終わり, 実用的基準値.