PCBブログ - 高速DSP PCBボードアンチジャミング設計技術

に関して プリント回路基板 アプリケーション, BGAパッケージには、高い成功率の特徴があります, 低修復率と高信頼性, そしてますます広く使われている. それで, ボードレベルのデザインは、多くの高速デジタル回路設計技術を含みます. 高速システムで, 雑音干渉の発生は影響因子である, また、高周波回路は放射線と衝突を発生させる, 一方、高速エッジレートリンギングを生成, 反射, とクロストーク. 高速信号のレイアウトと配線の種類が考慮されない場合, 設計された回路基板は適切に動作しない. したがって, 成功したデザイン PCBボード DSPS回路設計プロセスにおける非常に重要なリンクである.

1. Transmission line effect
1.1 Signal Integrity
Signal integrity mainly includes reflection, リンギング, 地面バウンスとクロストーク. PCB上のトレースはキャパシタの直列および並列構造と等価である, 図1に示す抵抗器およびインダクタ. 直列抵抗0の典型的な値.25 D./R-4). 55 djft, 平行抵抗は通常非常に高い. 寄生抵抗を加えた後, 実際のPCB接続に対する静電容量とインダクタンス, 接続上の最終インピーダンスを特性インピーダンスZOと呼ぶ. 伝送線路及び受信端のインピーダンスが一致しない場合, これは信号の反射と振動を引き起こすことがある. PCBトレースの等価回路：経路形状の変化, 不正なワイヤ終端, コネクタの透過, そして、パワープレーンの不連続はすべて反射を引き起こすことができます. オーバーシュートとアンダーシュートは、レベルの立ち上がりエッジおよび立ち下がりエッジ上で信号が変化するときに生成される, これは瞬時に安定したレベルより高いグリッチを生成します, デバイスを簡単に損傷することができます. 信号のリンギングとリンギングは、ライン上の不適切なインダクタンスおよびキャパシタンスに起因する, それぞれ. リンギングは適切な終了によって減らすことができる. 回路に大電流サージがあるとき, 地面が弾む. 大きい過渡的な電流がチップおよびボードの電源面を流れる場合, チップパッケージとパワープレーンとの間の寄生インダクタンスおよび抵抗は、電源ノイズを引き起こす. . クロストークは2つの信号線の間の結合問題である, そして、信号線間の相互インダクタンスおよび相互キャパシタンスは、線上のノイズを引き起こす. 容量結合は結合電流を誘導する, 誘導結合は結合電圧を誘導する. PCB層のパラメータ, 信号線間の距離, 駆動端と受信端の電気的特性, そして、ワイヤ終端方法は、漏話に対する確かな影響を有する.

1.2 Solution
Some measures to be taken to solve common problems: The power plane does not restrict the direction of current flow, そして、リターンラインはインピーダンスの経路に続くことができる, それで, 信号線の近くに. これは、現在のループ, これは高速システムのための方法です. しかし, 電源層はラインクラッタを除去しない, そして、あなたが配電経路に注意を払わないならば, すべてのシステムはノイズを発生させ、エラー. したがって, 特殊なフィルタが必要です, バイパスコンデンサ. 一般に, 1から1 opのコンデンサ.Fが基板の電源入力端に置かれる, そして0からのコンデンサ.01 P.FからU 0まで.基板1上の各アクティブデバイスの電源ピンと接地ピンとの間に配置される. バイパスコンデンサはフィルタのように作用する. The large capacitor (10aF) is placed at the power input to filter out the low frequency (60Hz) noise generated outside the board. ボード上のアクティブコンポーネントによって生成されるノイズは100 MHz以上である. 調波する, 各チップ間に配置されたバイパスコンデンサは、通常、基板上の電源入力に配置されたコンデンサよりもはるかに小さい. 経験によれば, デザインがアナログでデジタルであるならば, the PCBボード アナログとデジタルの一部に分けられる, アナログ装置はアナログ部分に置かれる, デジタル装置はデジタル部に置かれる, と/Dコンバータは、エリア全体に配置されます. アナログ信号およびデジタル信号は、デジタル信号の戻り電流がアナログ信号のグラウンドに流れ込むことを保証するために、それぞれの領域においてルーティングされる. バイパスとデカップリングは1つの回路から別の回路へのエネルギーの転送を防ぐことである. 電源層の3つの回路領域に注目すべきである, 底層, コンポーネントおよび内部電源接続. 電源と接地線の幅を広げる. 接地線は電源線よりも広い. 「-」.07 mm, 電源コードは1です.2 "-' 2.5 n LLFL. 接地線として大面積銅層を使用する, そして、印刷されたボード上の未使用の場所を接地線としてグランドに接続する. または多層基板を作る, 電源, 接地線はそれぞれ1層を占める. 0を設定する.01 ICチップ用コアコンデンサ. プリント回路基板のスペースがあまりに小さいならば、合う, 1〜10個のコアタンタル電解コンデンサを4〜10チップ毎に構成することができる. この装置の高周波インピーダンスは特に小さい, そして、インピーダンスは500 Ki - IZE - 20 MHzの範囲にある. Lq未満, and the leakage current is very small (below O.5LlA). デカップリングフィルタコンデンサは集積回路の近くに設置されなければならない, そして、短いコンデンサ・リードおよび小さい過渡電流ループ領域を有するために努力する, 特に、高周波バイパスコンデンサは、リード線を有することができない. システムが50 MHzで働くとき, 伝送線効果と信号完全性問題がある, そして、満足のいく結果を達成するために伝統的な措置を使用することができますそして、システムクロックが120 MHzに達すると, 高速回路設計知識の使用を考慮する必要がある. Otherwise, 伝統的な方法に基づいて設計 PCBボード 正しく動作しません. したがって, 電子回路設計者がマスターしなければならない設計技術となった.

2. PCBボード high-speed signal circuit デザイン technology
2.1 High-speed signal routing
The use of multi-layer boards for high-speed signal wiring is not only necessary for wiring, しかし、干渉を減らす効果的な手段. プリント基板のサイズを小さくするためには層数を合理的に選ぶ必要がある, 遮蔽を設定するために中間層を十分に利用する, 最寄りの接地を実現する, 寄生インダクタンスを効果的に減少させることができる, 信号伝送長を短くする, 信号間の交差干渉を低減する, etc., これらはすべて高速回路にとって非常に重要である. 仕事の信頼性は有益である. データによると, 248の第8回全国放射線耐性エレクトロニクスおよび電磁パルス学術交流会議の議事において同じ材料が使用されるとき、4層板のノイズは両面基板の20 dBよりも低い. リードが曲がっているほど, より良い. それは完全な直線を採用し、回転する必要があります. それは、45度の折れた線または弧によって回されることができます, 高速信号の外部放射と相互結合を低減できる, 信号の放射と反射を減らす. 高速回路装置のピン間のリード線は、できるだけ短くなければならない. リード線が長い, 分散インダクタンスと分布キャパシタンスが大きいほど, これは、高速回路システムの反射と発振を引き起こす. 高速回路デバイスのピン間のリード層の交代が少ない, より良い, それで, コンポーネント接続プロセスで使用されるより少ないvias, より良い. 測定によると, ビアホールは約0をもたらす.分布容量の5 pF, これは回路の遅延の著しい増加をもたらす. 高速回路配線, 信号線の並列配線が近接して導入された「交差干渉」に注目すべきである. を返します。, 干渉を減らすために平行な信号線の反対側に「グランド」の大面積を配置することができる. 二つの隣接する層, 痕跡の方向は互いに垂直でなければならない. 接地線を囲む対策は、特に重要な信号線またはローカルユニットに対して実施される. クロック信号および高速アナログ信号のような信号トレースが容易に妨げられない間、保護接地ワイヤを周辺に加えることができる, そして、保護される信号線は、中央でサンドイッチされることができます. 様々な信号トレースはループを形成できない, 接地線は電流ループを形成できない. ループ配線回路が生成される, それはシステムに大きな干渉を引き起こす. デイジーチェーン配線を用いることにより配線中のループを効果的に回避することができる. つまたは複数の高周波数のデカップリングコンデンサを各ICブロック12の近くに配置する必要がある. 高周波チョークのリンクは、アナログ接地線を使用する必要があります, ディジタル接地線, etc. パブリックグランドワイヤー. いくつかの高速信号線は特別に扱われなければならない。差動信号は、同じ層に、そして、可能な限り平行なトレース, 差動信号線の間に信号は挿入されない, そして、彼らは等しい長さである必要があります. 高速信号ルーティングは分岐または切り株を避けるように試みるべきである. 高周波信号ラインは、彼らが表面層で動くとき、大きな電磁放射線を発生させがちです. 高周波信号線が電源および接地線の間で発送される場合, 発生した放射線は、電源及び底層による電磁波の吸収によって大幅に低減される.

2.2 High-speed clock signal routing
Clock circuits play an important role in digital circuits. C 64 XDSPはC 6000プラットフォームのメンバーです, 処理速度が十分に高い. C 64 XDSPの高速クロックは1に達することができます.1 GHz, これは初期のC 62 XDSPのLO倍です. したがって, DSP最新電子システムの今後の応用設計, クロック配線の要件は、より高く、より高くなる. 高速クロック信号線の優先度. 一般に, 配線, システムの主なクロック信号線は、優先される必要がある. 高速クロック信号線の信号周波数は高い, そして、トレースは、信号の歪みを確保するために可能な限り短くする必要があります. 高周波クロックは、特に雑音妨害に敏感である. 干渉を低減するために、高周波クロック信号線を保護し、遮蔽する必要がある. High-frequency clocks (clocks above 20MHz, or clocks with a rising edge of less than 5ns) must be escorted by ground wires, クロックの線幅は少なくとも10 Railである, そして、護衛された接地線の線幅は、少なくとも20ミルである. 高周波信号線の保護接地線の両端は、ビアを通して接地と良好に接触しなければならない, そして、スルーホールは、5 cmかそこらで地面に接続するためにドリルされなければなりません;接地線護衛とデータケーブルは基本的に同じ長さ, マニュアル配線をお勧めしますクロック送信側は地上に接続しなければならない. 約22から220 Qの減衰抵抗を接続します. 高速クロック信号のトレース設計は、できるだけ同じ層に設計すべきである, そして、高速クロック信号跡のまわりに他の干渉源およびトレースがなければならない. それはスター接続または高周波クロック接続用のポイントツーポイント接続を使用することをお勧めします. T型接続の場合, 同じアーム長を確保し、オーバーホールの数を最小にする必要がある. 銅は、水晶発振器またはクロックチップの下で干渉を防ぐために適用されるべきである. これらの線で導入された信号ノイズによる妨害を避ける. 高速信号配線と高速クロック信号配線, 配線は開放が少なく分岐が少ないことが要求される, 木の切り株を避けるために, 信号反射と交叉. 高速でのビアと樹木切り株の影響 PCBボードsは信号に対する衝撃にのみ反映される, しかし、ワイヤのインピーダンスの変化にもつながる. インピーダンスに対するビアと切り株の影響は、しばしばデザイナーが無視する傾向がある問題である. サイズによって合理的にサイズを選択する. 例えば, 4層から10層まで PCBボード design, 一般的な選択は10ミルです/20mil (drilling/pad) or 16mil/30ミルのビア. 8ミル/18ミルのビアを使用することができます. 電力または接地のためのビアは、インピーダンスを減少させるためにサイズがより大きいと考えられる. 電源ピンとグランドピンはビアの近くに置かれるべきです, そして、バイアとピンの間のリードは、できるだけ短くなければなりません. 同時に, 電力および接地リードは、インピーダンスを減らすためにできるだけ厚くなければならない. 高密度システムオンチップはBGAまたはCOB, そして、ピンピッチが小さくなっている. ボールのピッチは0.6 mm, そして、減少し続けます, パッケージ化されたデバイスの信号線を引き出すために従来のルーティングツールを使用することを不可能にする. 現在, there are two methods to solve this problem: (1) lead the signal line from the lower layer through the via hole under the ball; (2) use extremely thin Routing and free-angle routing Find a lead channel in the ball grid array. BGAまたはCOBにパッケージされるそのような高密度デバイスのために, 最小の幅とスペースで配線方法を使用することは可能です. このようにすれば、高い歩留りと信頼性を確保でき、高速設計要件を満たすことができる.

2.3 Pad design of BGA package
With the development of device packaging technology, デバイスパッケージの相対的なサイズは小さくなっている. TMS 320 C 6000シリーズデバイスは352ピン, BGAピンが密に間隔をあけられて、ビアがピンに非常に近いので, これは大きなインダクタンスを生成する. また、高速信号に有害である, それで、BGAが散在するとき, 小さい穴を使うようにしなさい. BGAのパッドサイズとBGAのピン間隔との対応関係がある, しかし、それはBGAピンボールの直径より大きくありえません, 通常約1/10 ~ 1/その5. BGAパッドの隣のビアおよびパッドは、接続される必要があり、コンポーネント表面に緑色のオイルで覆われている必要がある. はんだ付け用, 他のデバイスは、周囲の2 ERA.

3. Conclusion
Digital signal processors are signal processing, と高周波デバイスの普及, プリント基板の高密度化, 干渉が増える, そして、信号品質の改善は、設計の主要な位置に言及しました. The PCBボード 高速DSPSの設計は非常に複雑な設計プロセスである. 高速回路設計時に考慮すべき要素が多い, そして、これらの要因は. 高速装置が一緒に置かれるならば, 遅延を減らすことができるが, クロストークと有意な熱効果が生じるルーティング高速信号, 内側の層に高速信号をルーティングし、以下のバイアを確認してください. それは矛盾でもある. したがって, インザデザイン, 総合的な回路設計を行うためには、様々な好ましい要因を総合的に考慮する必要がある. こんな風にしか使えない プリント回路基板 強い干渉力で, 安定した性能と高いリアルタイム性能を設計する.