PCBニュース - PCB回路設計の8つの誤解

現象1 PCB設計 この要件 PCBボード 高くない, それで、細いワイヤーを使って、それを自動的に手配してください. 自動配線は必然的に大きなPCB領域を占有する, それと同時に, これは、マニュアルの配線よりも多くの倍のバイアを生成します. 大きな製品のバッチで, ビジネス要因以外, その要因 PCBメーカー 価格の削減はライン幅とVIAの数を考慮する, それぞれがPCBの歩留りとドリルビット数を消費する, これは、サプライヤーのコストを節約し、また、価格カットを与える理由を見つけた.

現象2 :これらのバス信号はすべて抵抗器でプルされる, だから安心します.

コメント：なぜ信号を上下にプルアップする必要がある多くの理由があります, しかし、それらのすべてがプルされる必要はありません. プルアップおよびプルダウン抵抗器は、単純な入力信号を引く, そして、電流は数十マイクロアンペア未満である, しかし、駆動信号がプルされると, 電流はミリアンペアレベルに達する. 現在のシステムはしばしば32ビットのアドレスデータを持っています, そして、244ならば/245分離バスと他の信号がプルアップされます, これらの抵抗器に数ワットの電力消費が消費される.

現象3：これらの未使用のIに対処する方法/CPUとFPGAのポート? それを空に残す, あとで話して.

コメント：未使用の場合/oポートがフローティングされている, 外世界から少し干渉して繰り返し発振する入力信号となる, そして、MOSデバイスの消費電力は、基本的に、ゲート回路50のフリップ数に依存する. 引き上げられるなら, 各ピンには微小電流が流れる, so the best way is to set it to output (of course, no other signals with driving can be connected to the outside) Phenomenon 4: This FPGA has so much left You can't run out of doors, だからそれを再生しましょう. FGPAの消費電力は使用されるフリップフロップの数とフリップの数に比例する, したがって、異なる回路および異なる時間における同じタイプのFPGAの電力消費は、100倍異なることができる. 高速フリップ用フリップフロップ数の最小化はFPGA電力消費を低減するための基本的方法である.

現象5：これらの小さなチップの消費電力は非常に低い, コメントを考慮する必要はありません：内部の複雑なチップの消費電力を決定するのは難しいです, これは、主にピン上の電流によって決定されます, ABT 16244, 負荷なしで消費電力はおそらく1 mA未満, but its indicator is that each pin can drive a load of 60 mA (such as matching a resistance of tens of ohms), それで, the maximum power consumption of the full load can reach 60*16=960mA, もちろん、それはこのような大きな電流で電源だけです, すべての熱が負荷に落ちる.

現象6 :メモリには多くの制御信号がある. マイ PCBボード OEとWE信号を使う必要があるだけです. チップセレクトは接地されるべきである, データが読み取り操作中にはるかに速くなるように.

Comment: The power consumption of most memories when the chip selection is valid (regardless of OE and WE) will be more than 100 times larger than when the chip selection is invalid. したがって, CSはチップをできるだけ制御するために使われるべきです, そして、他の要件が満たされる限り. チップセレクトパルスの幅を短くすることが可能である.

現象7 :これらの信号はなぜオーバーシュートするのか? マッチングが良い限り, comments can be eliminated: Except for a few specific signals (such as 100BASE-T, CML), オーバーシュート, あまり大きくない限り, それは必ずしも一致する必要はない, マッチしても, 一致する必要はない. ベスト. 例えば, TTLの出力インピーダンスは50オーム未満である, そして、若干の20さえオーム. そのような大きな整合抵抗が使用されるならば, 電流は非常に大きい, 電力消費は容認できない, そして、信号振幅は、使用されるには小さすぎる. その他, ハイレベルを出力し、低レベルを出力するときの一般信号の出力インピーダンスは、同じではない, そして、完全な試合を成し遂げる方法が、ありません. したがって, TTLのマッチング, LVDS, オーバーシュートが達成される限り、422および他のシグナルは許容できる.

現象8：消費電力を減らすことは、ハードウェア人員の問題です, ソフトウェアとは何の関係もない