蛇の形の跡の役割は何ですか。なぜ蛇行の跡が必要なのでしょうか。蛇行軌跡が必要な信号線のタイプは?蛇行配線を行うには、どのルールを満たす必要があり、どのような問題に注意する必要がありますか。PCBのデザインについて説明しましょう。迂回路が中間にある役割。
1.インダクタンス
それは状況次第だ。例えば、PCIボード上の蛇行形状は、PCI 33 MHzClockの回線長要件を満たすためである。蛇行跡については、用途によって異なる機能があります。コンピュータボードに蛇行跡が現れると、主にフィルタインダクタンスの役割を果たし、回路の耐干渉性を向上させる。通常のPCBボードにあれば、フィルタインダクタンスのほか、無線アンテナのインダクタンスコイルなどとしても使用できます。
コンピュータボード上の蛇行トレースは主にPCIClk、AGPClkなどのクロック信号に使用され、2つの機能があります:1。インピーダンス整合2。フィルタインダクタンス。INTEL HUBアーキテクチャ内のHUBLinkなどのいくつかの重要な信号については、合計13個あり、動作周波数は233 MHzです。時間の遅れによる危険性を解消するには、長さを厳密に等しくしなければならない。巻線は唯一の解決策です。一般に、蛇行跡の行間は線幅の>=2倍である。等長配線、特に高周波PCBにおけるデータ線。蛇行線インダクタンスの計算式や経験値はありますか。
Spectraは、ネットワーク配線のインピーダンス整合規則と差動線の配線規則をプログラミングして設定することができ、一般的な設計原理を説明したり、抵抗を兼ねることがあります。実際には分散パラメータLCフィルタである。輪郭をフィルタします。
三、水平分布パラメータ
高速デジタルPCBボードの等線長は、システムが同じ周期内で読み取るデータの有効性を確保するために、信号毎の遅延差を1つの範囲内に保持するためであり(遅延差が1クロック周期を超えると、次の周期は誤って読み取られる。データ)、一般的には遅延差が1/4クロック周期を超えないことが要求され、単位長さの線遅延差も固定され、遅延は線幅、線長、銅厚、層構造と関係があるが、線長は分布容量と分布インダクタンスを増加させ、信号品質を向上させるため、クロックICピンは通常RC端子に接続されるが、蛇行トレースはインダクタンスの役割を果たさず、逆にインダクタンスは信号の上昇をもたらす素子中の高調波位相シフト。信号品質の劣化を招き、従って蛇行線間隔は少なくとも線幅の2倍であることが要求される。信号立ち上がり時間が小さいほど、分布容量や分布インダクタンスの影響を受けやすくなる。
蛇が線路を歩くとき、注意すべき問題は何ですか。もしあなたがうまくできなければ、PCBボードの耐干渉能力はもっと良くなりますが、悪化する効果がありますか?
簡単に言えば、信号が高周波信号を通過すると、PCB上のいかなるトレースも信号に時間遅延をもたらす。蛇行軌跡の主な機能は、「同一グループ相関」信号線における小さな遅延を補償することである。一般的には、他の信号が追加の論理処理を経ている部分、最も典型的なのはクロック線であり、通常は他の論理処理を必要としないため、遅延は他の相関信号よりも小さくなります。
マイクロ波回路では、ほとんどの曲がりくねった回線はPCBの面積を減らすために使用されています。ケーブルの長さが厳しく制限されているからです。等線長の蛇行軌跡には干渉防止機能はありません。その機能は、タイミング要件を有するバスまたはクロック線の遅延を所望の範囲内に制御することである。要件については、計算しない場合は、データテーブルから取得できます。通常、タイミング要件があれば、回線長に一致するデータが与えられます。配線時には通常、3 W規則(巻線の間隔は線幅の2倍にすべき)に従う。これにより、78%の線路間の相互インダクタンスを除去し、インダクタンスによる変化を最小限に抑えることができる。これによるインピーダンスは不連続である。
マザーボードでは、蛇行トレースの長さはほぼ等しく、HUBLINK、CPUCLK、PCICLKだけでなく、IDE、DIMMも配線が必要で、配線距離は配線距離によって異なり、1:2、1:3、1:4であることができます。2.4 Gインターホンでインダクタとして使用されていますが、インダクタンスの計算方法は分かりません。私は英雄たちがこの方面の経験を持っているかどうか分からない。
蛇行トレースは、主にバス間の長さマッチングを実現したり、配線面積を減少させたりするために使用されます。電磁妨害の観点から見ると、これは不利である。循環面積を増やしています。配線間干渉を考慮すると、通常は配線面積を減らすことはできない。の目標です。短くて狭い蛇行トレースはヒューズとして使用できます。