PCBニュース - PCB配線はインピーダンス整合を必要とするか

インピーダンス整合は、負荷インピーダンスがエネルギー伝送中に送電線の特性インピーダンスに等しくなければならないことを意味する, 送信が反射を生じないように, すべてのエネルギーが負荷によって吸収されることを示す. Otherwise, エネルギーは送電で失われる. 高速で PCB設計, インピーダンス整合は信号品質に関連する.

1 . PCB配線はインピーダンス整合を必要とするのか

信号の立ち上がり／立ち下がり時間（10 %〜90 %）が6回のワイヤ遅延である場合には高速信号であり、インピーダンス整合の問題に注意を払わなければならないと一般的に考えられている。一般に、ワイヤの遅延は150 ps／インチである。

特性インピーダンス

信号が伝送線路に沿って進むにつれて、信号が、信号線の全体と同じ信号速度を有し、単位長さ当たりの同じキャパシタンスを有する場合、信号は、常に同じ過渡インピーダンスを常に参照する。インピーダンスは伝送線路を通して一定のままであるので、伝送線路の特性インピーダンスと呼ばれる特定の伝送線路の特性または特性に特定の名称を与える。特性インピーダンスは、信号が伝送線に沿って進むときに信号が見える瞬時インピーダンスの値である。特性インピーダンスは、PCB導体層、PCB材料（誘電率）、配線幅、導体と平面との間の距離およびその他の要因に関連し、配線長とは無関係である。特性インピーダンスはソフトウェアを用いて計算できる。高速PCB配線においては、一般にデジタル信号の配線インピーダンスは50オームで近似的に設計されている。同軸ケーブルベースバンドは50オーム、周波数帯域は75オーム、ツイストペア（差）は100オームであることが一般的に規定されている。学ぶPCBを見つけてください

共通インピーダンス整合モード

1）信号のソースインピーダンスが伝送線路の特性インピーダンスより低い条件の直列端子整合，信号のソース端と伝送線路の間に抵抗rが直列に接続されている。ソース端の出力インピーダンスが伝送線路の特性インピーダンスと一致し、負荷端から反射された信号を再び反射させないようにする。整合抵抗選択原理：整合抵抗値とドライバの出力インピーダンスの合計は伝送線路の特性インピーダンスに等しい。出力インピーダンスが信号レベルで変化する一般的なCMOSとTTLドライバ。したがって、TTLまたはCMOS回路のために、非常に正しいマッチング抵抗器を有することは不可能である。信号網のチェーントポロジーは直列端子整合には適しておらず，すべての負荷は伝送線路の端に接続しなければならない。直列マッチングは共通の端末整合法である。それは、低消費電力の利点を有し、ドライバに対する追加のDC負荷はなく、信号と接地との間の追加インピーダンスはなく、1つの抵抗素子のみが必要である。共通の応用CMOSとTTL回路のインピーダンス整合USB信号はまた、この方法でインピーダンスマッチングを行うためにサンプリングされる。

2）信号のソースインピーダンスが非常に小さいときの並列端子整合は，負荷端の反射をなくすため，並列抵抗を増加させることにより負荷端の入力インピーダンスを伝送線路の特性インピーダンスと整合させる。実現形態は，単抵抗と二重抵抗の二つの形態に分けられる。整合抵抗選択原理：高チップ入力インピーダンスの場合、単一抵抗の形態では、負荷端における並列抵抗値は伝送線路の特性インピーダンスに近いか等しいかを問わなければならない二重抵抗形式では、各並列抵抗値は伝送線路の特性インピーダンスの2倍である。並列端子整合の利点は単純で簡単であるが、明らかな欠点は、DC電力消費をもたらすことである。単一抵抗モードのDC電力消費は、信号のデューティ比に密接に関連するデュアル抵抗モードは、信号が高いか低いレベルであるかどうかに関係なく、DC電力消費を有する。しかし、電流は単一の抵抗モードの半分未満である。

4 .共通用途：高速信号が広く使われている

1 ) ddr , ddr 2および他のsstlドライバ。VTT（一般的にioVddの半分）に平行な単一の抵抗の形で。DDR 2データ信号の並列整合抵抗はチップ内に組み込まれている。

2）tmdsなどの高速シリアルデータインタフェース。単一抵抗の形態では、受信装置はIOVDDと並列に接続され、シングルエンドインピーダンスは50オーム（差動ペア間の100オーム）である。