PCBニュース - DDR 2 PCBレイアウトの優れた経験の要約

PCB stackup:
For a six-layer board, 一般的なスタックはトップです, GND, SingnAl 2, シンナル3, パワー, 底. 一般に, 信号の基準面としてGNDを使用する方がよい. トレースのインピーダンスはトレースの幅によって決定される, 痕跡の銅箔の厚さ, トレースから基準面までの距離, 基準面および基板誘電体材料の銅箔の厚さ. The PCB設計 スタックをセットするCPU製造者のインピーダンス設計要件に従うべきである. フロア. 一般 PCB設計 また、ソフトウェアはインピーダンスを計算することができる. 発見後 PCBメーカー そして、シート誘電体厚さの材料を知っていること, スタックと線幅を自分で設計することができます. 住所/コマンド信号と制御信号は、1を使用することができます.基準平面としての8 Vの記憶電圧. しかし、完全なパワープレーンを参照しなければなりません.

Trace length control:
For high-frequency signals such as DDR2, トレース長はCPUコアに計算する必要があります, パッケージ長という概念. シリコンウェーハは、物理的および化学的方法によって、CPUコアにエッチングされる, それから、CPUコアは、小さなPCB基板にパッケージされて、我々の一般的なCPU. 小さいもののピンからの跡の長さ PCBボード CPUコアをパッケージ長と呼ぶ, ピン遅延.
同じランクメモリへのクロックの長さは、プラス.
同一のデータグループ内のすべてのトレースの長さは、データストローブ信号DQSのプラスまたはマイナス20ミルの範囲内で制御されるべきである. 長さは異なるデータグループ間で異なることがあります, しかし、それはクロック信号のプラス.
住所/コマンドグループ信号長制御は特に厳しくない. インテルAtom N 450は、マイナス500ミルの範囲内でクロック信号の制御をプラス1000ミルにします. 即ち, 最長と最短信号の違いは1500 milである, しかし、配線のとき、信号の長さの差をできるだけ小さくするほうがよい. 配線の場合、これらのグループの信号長が完全に等しい場合、問題はない, しかし、PCBスペースがたくさんかかり、時間がかかる. アドレスの長さ/コマンド信号は、クロック信号の数千マイルを超える, BIOSファームウェアで調整する必要があります. コントロールは、CPU要件の範囲内です. オンボードメモリが必要な場合, メモリSPDのみを設定する必要があります.
制御グループの信号長の制御要件は、アドレス/コマンドグループ信号要件. 設計は、CPU製造者の要件に従って行われるべきである. インテルAtom N 450は、クロック信号を0 mil以内に1000 mil.
Trace spacing:
一般に speaking, 配線は、3 Wの原理に従ってルーティングされるべきである, それで, 同一平面上の線間隔は線幅の3倍です. でもこれは必要ない, インテルの要求は比較的小さい. Generally, 蛇行している跡の間隔は、16〜, そして、それはクロック信号のために30マイルに増加することができます. 異なる信号群間の距離は、適切に拡大されるべきである, それは、20マイル以上でありえます, とアドレスの間の距離/コマンドグループと制御グループシグナルは、8マイル未満でありえます. BGAファンアウトエリア間の距離は、小さいことができます, そして、ケーブルが発送されたあと、ケーブルはCPU設計要件に従って発送されなければなりません.
Other POWER routing:
A 20mil line can be used for the VREF trace, と0.1 ufコンデンサを各デバイスに追加する必要があります.
VTTトレースは135 mil以上でなければならない, そして、すべての4つの抵抗器は、0に接続されるべきです.1 ufコンデンサ, そして、両端は10 UFのコンデンサに接続されるべきです.
多点信号点, アドレスなど/コマンド信号, 制御信号, クロック信号, 「t」形で発送されるべきです, それで, チップを発送して分岐させる, と長さは、CPUの設計要件を満たす必要があります.