精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCBニュース

PCBニュース - PCBルーティング戦略

PCBニュース

PCBニュース - PCBルーティング戦略

PCBルーティング戦略

2021-10-17
View:387
Author:Kavie

レイアウトは、PCB設計エンジニアにとって最も基本的な仕事スキルのひとつです。配線の品質はシステム全体の性能に直接影響します。ほとんどの高速設計理論は、レイアウトを通して最終的に実装され、検証されなければなりません。高速PCB設計において配線が非常に重要であることがわかります。以下では、実際の配線で遭遇する可能性のあるいくつかの状況について合理性を分析し、より最適化された配線戦略を示します。主に直角配線、差動配線、蛇行配線の3つの側面から説明する。


PCBボード

1. 直角配線

直角配線は、一般的にプリント基板の配線において極力避けなければならない状況であり、配線の品質を測る基準のひとつになりかけている。では、直角配線は信号伝送にどの程度の影響を与えるのだろうか。原理的には、直角配線は伝送線路の線幅を変化させ、インピーダンスの不連続を引き起こす。実は直角配線だけでなく、コーナー配線や鋭角配線でもインピーダンスが変化することがある。

1つは、コーナーが伝送線路上の容量性負荷と等価になり、立ち上がり時間が遅くなること、もう1つは、インピーダンスの不連続が信号の反射を引き起こすこと、3つ目は、直角先端がEMIを発生させることである。

伝送線路の直角度によって生じる寄生容量は、以下の経験式で計算できる:

C=61W(Er)1/2/Z0


上式中、Cはコーナーの等価キャパシタンス(単位:pF)、Wはトレース幅(単位:インチ)、εrは媒体の誘電率、Z0は伝送線路の特性インピーダンスを示す。例えば、4Milsの50Ω伝送線路(εrは4.3)の場合、直角によってもたらされるキャパシタンスは約0.0101pFであり、これによって生じる立ち上がり時間の変化を見積もることができる:

T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps

直角トレースがもたらすキャパシタンス効果が極めて小さいことが計算でわかる。


直角トレースの線路幅が大きくなると、その部分のインピーダンスが小さくなるため、ある信号の反射現象が起こります。伝送線路の章で述べたインピーダンスの計算式に従って線路幅増加後の等価インピーダンスを計算し、経験式ρ=(Zs-Z0)/(Zs+Z0)に従って反射係数を計算すればよい。一般に直角配線によるインピーダンスの変化は7%〜20%なので、反射係数は最大でも0.1程度となる。また、下図からわかるように、伝送線路のインピーダンスはW/2の線路の長さの中で最小に変化し、W/2の時間が経過すると通常のインピーダンスに戻る。インピーダンスの全変化時間は極めて短く、多くの場合10ps以内である。内部では、このような高速で小さな変化は、一般的な信号伝送ではほとんど無視できる。


多くの人が直角配線についてこのように理解している。先端が電磁波を送受信しやすく、EMIが発生しやすいと思っているのだ。これが、直角配線は配線できないと思っている人が多い理由の一つになっている。


しかし、多くの実際のテスト結果は、直角のトレースは直線よりも明らかなEMIを発生させないことを示している。おそらく現在の測定器の性能と試験レベルが試験の精度を制限しているのだろうが、少なくとも問題を示している。直角配線の放射は、測定器自体の測定誤差よりもすでに小さい。一般に、直角配線は想像しているほどひどいものではない。少なくともGHz以下のアプリケーションでは、キャパシタンス、反射、EMIなどの影響は、TDRテストにはほとんど反映されない。高速プリント基板設計エンジニアは、レイアウト、電源/グラウンド設計、配線設計に集中すべきである。ビアホールなど もちろん、直角配線の影響はそれほど深刻ではないが、将来的にすべての配線が直角配線になるわけではない。細部へのこだわりは、優秀なエンジニアが持つべき基本的な資質である。さらに、デジタル回路の急速な発展に伴い、プリント基板 エンジニアが処理する信号の周波数は増加し続けます。10GHzを超えるRF設計の分野では、この小さな直角が高速トラブルの焦点になるかもしれない。


2.差動配線

差動信号(Differential Signal)は、高速PCB設計でますます広く使われるようになっている。回路の中で最も重要な信号は差動構造で設計されることが多い。差動信号がよく使われる理由は何でしょうか?どのようにPCB設計でその良好な性能を確保するのか?この2つの質問をもとに、次のパートに進みます。

差動信号とは何か?平たく言えば、駆動側が2つの等しく反転した信号を送り、受信側が2つの電圧の差を比較することで論理状態「0」または「1」を判定することである。差動信号を伝送する一対のトレースを差動トレースと呼ぶ。

通常のシングルエンド信号トレースと比較して、差動信号には以下の3つの面で最も明白な利点がある:

a.2つの差動トレース間のカップリングが非常に良好であるため、強力な干渉防止能力がある。外部からのノイズ干渉がある場合、それらはほぼ同時に2つのラインに結合され、受信側は2つの信号の差だけを気にする。したがって、外部からのコモンモード・ノイズは完全に打ち消すことができる。

b.EMIを効果的に抑制できる。同じ理由で、2つの信号の極性が逆であるため、それらによって放射される電磁界は互いに打ち消し合うことができる。カップリングが密であればあるほど、外部に放出される電磁エネルギーは少なくなる。

c.タイミングの位置決めが正確である。差動信号のスイッチ変化は2つの信号の交点に位置するため、スレッショルド電圧の高低に依存する通常のシングルエンド信号と異なり、プロセスや温度の影響を受けにくく、タイミングの誤差を低減できる。現在普及しているLVDS(低電圧差動信号)は、この小振幅差動信号技術を指す。


PCBエンジニアにとって最も気になるのは、差動配線のこうした利点を実際の配線にどう生かすかということだろう。おそらくレイアウトに触れたことのある人なら、差動配線の一般的な条件、つまり「等長・等距離」を理解しているはずだ。等長とは、2つの差動信号が常に逆極性を保ち、コモンモード成分を低減することであり、等距離とは、主に2つの差動インピーダンスを一致させ、反射を低減することである。「可能な限り近づける」ことは、差動配線の要求事項のひとつであることもある。しかし、これらのルールはすべて機械的に適用されるものではなく、多くのエンジニアはいまだに高速差動信号伝送の本質を理解していないようだ。


以下は、PCB 差動信号設計におけるいくつかのよくある誤解に焦点を当てたものである。

誤解1:差動信号にはグランドプレーンをリターンパスとして必要としない、あるいは差動トレースが互いにリターンパスを提供すると信じられている。この誤解の原因は、表面的な現象に惑わされているか、高速信号伝送のメカニズムが深く理解されていないことにある。図1-8-15の受信側の構造から分かるように、トランジスタQ3とQ4のエミッタ電流は等しく逆向きであり、グランドでの電流は正確に打ち消し合う(I1=0)ので、差動回路は 似たようなバウンスとなり、電源プレーンとグランドプレーン上に存在する可能性のある他のノイズ信号は鈍感である。グランドプレーンの部分的なリターンキャンセルは、差動回路がリファレンスプレーンを信号リターン経路として使用しないことを意味しない。実際、信号帰還解析では、差動トレースと通常のシングルエンドトレースのメカニズムは同じである。


周波数信号は常にインダクタンスの最も小さいループに沿って戻ってくる。最大の違いは、グランドとの結合に加えて、差動ラインにも相互結合があることです。どちらの結合が強いかによって、どちらがメインリターンになるかが決まります。図1-8-16は、シングルエンド信号と差動信号の地磁気分布の模式図である。


PCB回路設計では、差動トレース間のカップリングは一般に小さく、カップリング度の10~20%を占めるに過ぎないことが多い。グランドプレーンが不連続の場合、差動トレース間のカップリングは、図 1-8-17 に示すように、基準プレー ンのない領域で主リターンパスを提供する。基準プレーンの不連続が差動トレースに与える影響は、通常のシングルエンドトレースの場合ほど深刻ではありませんが、それでも差動信号の品質を低下させ、EMIを増加させるので、できるだけ避けるべきです。設計者の中には、差動伝送のコモンモード信号を抑制するために、差動トレース下の基準プレーンを除去できると考える人もいる。しかし、この方法は理論的には望ましくない。インピーダンスを制御するには?コモンモード信号用のグランド・インピーダンス・ループを設けないことは、必然的にEMI放射の原因となる。このアプローチは、良いことよりも悪いことの方が多い。


誤解2:線路の長さを揃えることよりも、間隔を揃えることの方が重要だと考えられている。実際のPCBレイアウトでは、差動設計の要求を同時に満たすことができない場合が多い。ピン分布、ビア、配線スペースの存在により、適切な巻線によって線路長マッチングの目的を達成しなければならないが、その結果、差動ペアの一部の領域を平行にすることができないに違いない。このとき、どうすべきか。どの選択をするのか?結論を出す前に、次のシミュレーション結果を見てみよう。上記のシミュレーション結果から、スキーム1とスキーム2の波形はほぼ一致している、つまり不等間隔による影響が少ないことがわかる。これに比べ、線路長の不一致がタイミングに与える影響ははるかに大きい。(スキーム3)。理論的な解析から、間隔の不一致は差動インピーダンスの変化を引き起こすが、差動ペア間の結合自体は大きくないため、インピーダンスの変化幅も非常に小さく、通常は10%以内であり、1パス分にしかならない。穴による反射が信号伝送に大きな影響を与えることはない。線路長が合わなくなると、タイミングオフセットに加えて、差動信号にコモンモード成分が混入し、信号の品質が低下し、EMIが増加する。


PCB差動トレースの設計で最も重要なルールはマッチングラインの長さであり、その他のルールは設計要件や実際の用途に応じて柔軟に対応できると言える。


誤解3:差動配線は非常に近づけなければならないと考えている。差動配線を近づけることは、そのカップリングを高めることに他ならず、ノイズに対する耐性を向上させるだけでなく、磁界の逆極性をフルに利用して外部への電磁干渉を相殺することができる。このアプローチはほとんどの場合において非常に有益だが、絶対的なものではない。外部からの干渉を完全に遮蔽できるのであれば、強力なカップリングを使わなくても干渉対策を実現できる。EMIを抑制する目的もある。差動トレースの良好な絶縁とシールドを確保するにはどうすればよいのでしょうか?他の信号トレースとの間隔を広げることは、最も基本的な方法の一つです。電磁界エネルギーは距離の2乗とともに減少します。一般に、ライン間隔がライン幅の4倍を超えると、両者の干渉は極めて弱くなります。無視できる。さらに、グランドプレーンによるアイソレーションも良いシールドの役割を果たすことができる。この構造は、高周波(10G以上)のICパッケージのPCB設計でよく使われる。CPW構造と呼ばれ、厳密な差動インピーダンスを確保できる。図 1-8-19 に示すように、制御(2Z0)。


差動トレースを異なる信号レイヤーに通すこともできるが、この方法は一般的に推奨されない。レイヤーが異なることで生じるインピーダンスの違いやビアの違いにより、差動モード伝送の効果が失われ、コモンモードノイズが混入するからだ。また、隣接する2つの層が密に結合していないと、差動トレースのノイズに対する耐性が低下するが、周囲のトレースと適切な距離を保つことができれば、クロストークは問題にならない。一般的な周波数(GHz以下)では、EMIは深刻な問題にはなりません。実験によると、差動トレースから500milの距離における放射エネルギーの減衰は、3mの距離で60dBに達しており、これはFCCの電磁放射規格を満たすのに十分である。


pcb基板

3.サーペンタイン・ライン

スネークラインは、レイアウトでよく使われる配線方法の一種です。その主な目的は、システムのタイミング設計要件を満たすために遅延を調整することです。サーペンタイン・ラインは信号品質を破壊し、伝送遅延を変化させるので、配線時にはなるべく使用しない。しかし、実際の設計では、信号のホールド時間を十分に確保するため、あるいは同一信号群間の時間オフセットを小さくするために、意図的に巻線を行う必要がある場合が多い。

では、蛇行は信号伝送にどのような影響を与えるのだろうか。配線する際に注意すべき点は?最も重要なパラメータは、並列結合長(Lp)と結合距離(S)の2つです。明らかに、信号が蛇行トレースで伝送されるとき、平行線セグメントは差動モードで結合されます。Sが小さいほど、またLpが大きいほど、結合の度合いは大きくなります。その結果、伝送遅延が小さくなったり、クロストークによって信号品質が大きく低下したりする。そのメカニズムは、第3章のコモンモードとディファレンシャルモードのクロストークの解析を参照できる。


以下に、レイアウト・エンジニアがサーペンタイン・ラインを扱う際のいくつかの提案を示します:

1. 平行な線分の距離(S)を少なくとも3Hより大きくする。平たく言えば、大きなカーブを曲がることである。Sが十分に大きい限り、相互結合効果はほとんど完全に回避できる。

2. 結合長Lpを小さくする。2倍のLp遅延が信号の立ち上がり時間に近づくか、それを超えると、発生するクロストークは飽和に達する。

3. ストリップラインやエンベデッド・マイクロストリップのサーペンタインラインによる信号伝送遅延は、マイクロストリップのそれよりも小さい。理論的には、ストリップラインは差動モードのクロストークによる伝送速度に影響を与えません。

4. 高速信号ラインや厳しいタイミングが要求されるラインでは、特に狭いエリアではサーペンタイン・ラインはなるべく使用しないでください。

5. 構造のように、任意の角度でサーペンタイントレースを使用できる場合が多く、相互結合を効果的に減らすことができる。

6. 高速PCB設計では、サーペンタイン線路はいわゆるフィルタリングや抗干渉能力を持たず、信号品質を低下させるだけなので、タイミングマッチングに使われるだけで、他の目的はない。

7. 巻線にスパイラル配線を検討することもある。シミュレーションによると、その効果は通常の蛇行配線よりも優れています。