PCBニュース - PCBルーティング戦略

レイアウトは、最も基本的な仕事技術のうちの1つです PCB設計 エンジニア. 配線の品質はシステム全体の性能に直接影響する. 最も高速 デザイン 理論は最終的に実装され、レイアウトを通して検証されなければならない. It can be seen that 配線 is very important in 高速PCB設計. 以下は、実際の配線で遭遇する可能性のあるいくつかの状況の合理性を分析する, さらに最適化されたルーティング戦略を与える. 主に直角配線について説明した。, 差動配線, 蛇行配線.

1. Right-angle routing
Right-angle wiring is generally a situation that needs to be avoided as much as possible in PCBボード wiring, そして、それは配線の品質を測定するための基準の1つになりました. 直角配線が信号伝送に与える影響? 原則的に, 直角ルーティングは送電線の線幅を変えるでしょう, インピーダンスの不連続性を引き起こす. 事実上, 直角角度ルーティング, しかし、コーナーと急性角度ルーティングは、インピーダンス変化を引き起こすかもしれません.
信号に対する直角配線の影響は主に3つの側面に反映される, 上昇時間を遅くするもう一つは、インピーダンス不連続が信号反射を引き起こすことである第三は、直角チップが発生する恵美です.
The parasitic capacitance caused by the right angle of the transmission line can be calculated by the following empirical formula:
C=61W(Er)1/2/2 * C * z 0
In the above formula, C refers to the equivalent capacitance of the corner (unit: pF), W refers to the width of the trace (unit: inch), は、媒体の誘電率を指す, そして、Z 0は伝送線路の特性インピーダンスである. 例えば, for a 4Mils 50 ohm transmission line (εr is 4.3), 直角によってもたらされる静電容量は約0である.0101 pf, and then the rise time change caused by this can be estimated:
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
It can be seen through calculation that the capacitance effect brought by the right-angle trace is extremely small.
直角トレースの線幅が増加するように, インピーダンスが低下する, したがって、ある信号反射現象が起こる. 送電線のインピーダンス計算式に従って線幅が増加した後の等価インピーダンスを計算することができる, and then Calculate the 反射 coefficient according to the empirical formula: ρ=(Zs-Z0)/(Zs+Z0). 一般に, 直角配線によるインピーダンス変化は、7 %〜20 %である, したがって、最大反射係数は約0である.1. Moreover, 下記の図からわかるように, 伝送線路のインピーダンスは、Wの長さ内で最小になる/2ライン, そして、wの時間の後、通常のインピーダンスに戻る/2. 全体のインピーダンス変化時間は非常に短い, しばしば10 ps以内. 内部, このような高速かつ小さな変化は一般的な信号伝送にはほとんど無視できる.
多くの人が直角配線のこの理解を持っている. 彼らは、先端が電磁波を送受信するのが簡単で、EMIを発生させると思います. これは、多くの人々が直角線の配線をルーティングできないと考える理由の一つとなっている. しかし, 多くの実際のテスト結果は、直角のトレースが直線より明らかなEMIを生じないことを示します. おそらく、現在の楽器のパフォーマンスとテストレベルは、テストの精度を制限する, でも少なくとも問題は. 直角配線の放射線は、器具自体の測定誤差よりも既に小さい. 一般に, 直角ルートは想像したほどひどいものではない. 少なくともGHz以下のアプリケーションで, 容量などの影響, reflection, EMI, etc. TDR試験にほとんど反映されない. high-speed PCB デザイン engineers should still focus on layout, パワー/グラウンド デザイン, 配線 デザイン. ビアホールと他の局面. もちろん, 直角配線の影響は非常に深刻ではないが, それは我々が将来的に直角配線を使用できることを意味しません. 詳細への注意は、すべての良いエンジニアが持っている必要があります基本的な品質です. Moreover, ディジタル回路の急速な発展, 技術者によって処理された信号の周波数は増加し続ける. RFの分野で デザイン 10 GHz以上, これらの小さな直角は高速問題の焦点になるかもしれない.

2. Differential routing
Differential signal (Differential Signal) is more and more widely used in 高速PCB設計. 回路の最も重要な信号はしばしば デザイン微分構造をもつED. 何がそんなに人気があるの? その良いパフォーマンスを確実にする方法 PCB設計? これら2つの質問, 討論の次の部分に進む.
差動信号とは? 素人の言葉で, 駆動端は、2つの等しいおよび反転信号を送る, そして、受信端は、2つの電圧の差を比較することによって、論理状態「0」または「1」を判定する. 差動信号を運ぶ一対のトレースを差動トレースと呼ぶ.
通常のシングルエンド信号トレースと比較, differential signals have the most obvious advantages in the following three aspects:
a. 強い干渉能力, 二つの差動トレース間の結合は非常に良いので. 外部からのノイズ妨害がある場合, それらは、同時に2つのラインにほぼ結合している, そして、受信終了は2つの信号の違いについてのみ注意します. したがって, 外部コモンモードノイズを完全にキャンセルすることができる.
b. それは効果的にEMIを抑制することができます. 同じ理由で, つの信号の反対極性のために, それらによって放射される電磁界は互いに相殺できる. 結合を強める, 外部世界に放出される電磁エネルギーが少ない.
c. タイミングポジショニングは正確です. 差動信号のスイッチ変更が2つの信号の交点にあるので, 通常のシングルエンド信号とは異なり, これは、決定するための高しきい値電圧および低い閾値電圧に依存する, それはプロセスと温度の影響を受けません, これはタイミングのエラーを減らすことができます., 低振幅信号回路にも適している. The current popular LVDS (low voltage differential signaling) refers to this small amplitude differential signal technology.
PCBエンジニア, 最も重要なのは、差動配線のこれらの利点が実際の配線に完全に利用できることを保証する方法である. おそらく、レイアウトと接触している誰でも、差動配線の一般的な要求を理解するでしょう, それで, 等しい長さと等しい距離. 等しい長さは、2つの差動信号がいつでも反対極性を維持して、コモンモード構成要素を減らすことを確実とすることになっている等しい距離は、主に2つの差動インピーダンスが一貫していて、反射を減らすことを確実にすることです. 差動可能な配線の要件の一つである. しかし、これらの規則はすべて機械的に適用されない, そして、多くのエンジニアは、高速差動信号伝送の本質をまだ理解していないようです. 以下は、PCB差動信号のいくつかの一般的な誤解に焦点を当てます デザイン.
誤解1：差動信号が帰還経路として接地面を必要としない, または、差分トレースが互いに逆のパスを提供する. この誤解の理由は、彼らが表面現象によって混乱しているということです, または高速信号伝送のメカニズムは十分ではない. 図1～8－15の受信端部の構造から、トランジスタQ 3およびQ 4のエミッタ電流が等しく、反対であることが分かる, and their currents at the ground exactly cancel each other (I1=0), したがって、差動回路は同様のバウンスであり、電力および接地面に存在する他のノイズ信号は、鈍感である. グランドプレーンの部分的リターンキャンセルは、差動回路が信号戻り経路として参照面を使用しないことを意味しない. 事実上, 信号戻り解析, 差動トレースと通常のシングルエンドトレースのメカニズムは同じです, それで, high
The frequency signal always returns along the loop with the smallest inductance. 最大の違いは、地面とのカップリングに加えて, 差動線も相互結合を有する. どの結合が強いか, どちらがメインリターンになるのか. 流路, シングルエンド信号及び差動信号の地磁気分布の概略図である.
PCB回路 デザイン, 差動トレース間の結合は一般に小さい, 多くの場合、結合度の10〜, そして、より多くは地面へのカップリングです, したがって、差動トレースの主なリターンパスは、接地面に依然として存在する . 地面が不連続であるとき, 差動トレース間の結合は、基準面のない領域の主復帰経路を提供する, 図1 - 8 - 17に示すように. 基準面の不連続性が差動トレースに及ぼす影響は、通常のシングルエンドトレースと同じではない, それは、まだ、差動信号の品質を減らして、EMI, 可能な限り避けるべき. いくつか デザインERSは差動トレースの下の基準面を差動伝送におけるいくつかのコモンモード信号を抑圧するために除去できると考えている. しかし, このアプローチは理論上望ましくない. インピーダンス制御法? コモンモード信号に接地インピーダンスループを設けることは、EMI放射線を必然的に引き起こす. このアプローチは善よりも害になる.
誤解2：同じ間隔を保つことは、線長. 実際のPCBレイアウトで, 微分の要件を満たすことはしばしば不可能である デザイン 同時に. ピン分布の存在により, ヴィアス, 配線スペース, 線長整合の目的は、適切な巻き取りによって達成されなければならない, しかし、結果は、差動対のいくつかの領域が並列であるはずがないということでなければなりません. この時点で何をすべきか? どの選択? 結論を出す前に, 以下のシミュレーション結果を見てみましょう. 上記のシミュレーション結果から, スキーム1とスキーム2の波形はほぼ一致していることが分かる, 即ち, 不等間隔による影響は最小である. 比較で, ライン長の不整合がタイミングに与える影響はずっと大きい. (（第3案）). 理論解析から, 矛盾した間隔は、差動インピーダンスを変化させる, 差動対自体の間の結合が重要でないので, インピーダンス変化範囲も非常に小さい, 通常10 %以内, これは1つのパス. 穴による反射は信号伝送に重大な影響を与えない. 一度線長が一致しない, タイミングオフセットに加えて, 差動信号にコモンモード成分が導入される, これは、信号の品質を減らし、EMIを増加させる.
その中で最も重要なルールと言える デザイン PCB差動トレースのマッチング線長, と他の規則は柔軟に扱うことができます デザイン 要件と実用化.
誤解3：差動配線は非常に近いと思う. 微分トレースを閉じることは、それらの結合を強化するよりも何もない, ノイズに対する耐性を向上させることはできない, しかし、また、外部の世界への電磁干渉を相殺するために磁場の反対極性をフルに利用する. このアプローチはほとんどの場合非常に有益ですが, 絶対ではない. 我々が彼らが完全に外部干渉から遮蔽されることを確実とすることができるならば, それから、我々は反干渉を成し遂げるために強い結合を使う必要はありません. とEMI抑制の目的. 微分トレースの良い分離と遮蔽を確実にする方法? 他の信号トレースとの間隔を増やすことは最も基本的な方法の一つである. 電磁界エネルギーは距離の2乗で減少する. 一般に, 線間隔が線幅の4倍を超えるとき, それらの干渉は非常に弱い. 無視できる. 加えて, 接地面による絶縁も良好な遮蔽役割を果たすことができる. This structure is often used in high-frequency (above 10G) パッケージ設計. CPW構造と呼ばれる, 厳密な微分インピーダンスを保証できる. Control (2Z0), 図1 - 8 - 19に示すように.
差動トレースは、異なる信号層でも動作することができる, しかし、この方法は, 異なる層によって作り出されたインピーダンスとビアの違いは、差動モード伝送の効果を破壊し、コモンモードノイズを導入する. 加えて, 隣接する2つの層が緊密に結合されていない場合, それは、ノイズに抵抗するために微分トレースの能力を減らす, しかし、周囲のトレースから適切な距離を維持することができます, クロストークは問題ではない. At general frequencies (below GHz), EMIは深刻な問題ではない. 実験では、500 kmの距離における放射線の減衰量が3 mの距離で60 dBに達していることを示した, FCC電磁放射線規格を満たすのに十分である, だから デザインErは不十分な差動線結合に起因する電磁不等式を心配する必要がない.

3. Serpentine line
Snake line is a type of routing method often used in Layout. その主な目的は、システムのタイミングを満たすために遅延を調整することです デザイン 要件. The デザインERは最初にこの理解を持たなければなりません, 伝送遅延を変える, 配線時に使用しないようにしましょう. しかし, 実際には デザイン, 十分なホールド時間を確保するために, または、同じグループのシグナル間の時間オフセットを減らす, 故意に針金を巻く必要がある.
So, 蛇行線が信号伝達に及ぼす影響? 配線時の注意点? The two most critical parameters are the parallel coupling length (Lp) and the coupling distance (S), 図1 - 8 - 21に示すように. 明らかに, 信号が蛇行トレースで送信されると, 平行線セグメントは差動モードで結合される. Sが小さく、LPが大きい, 結合度が大きい. これは、伝送遅延を低減する可能性があります, そして、信号品質は、クロストークのために大幅に減らされる. メカニズムは第3章でコモンモードと差動モードクロストークの解析を参照できる.
The following are some suggestions for Layout engineers when dealing with serpentine lines:
1. Try to increase the distance (S) of parallel line segments, 少なくとも3 hより大きい, Hは、信号トレースから基準面までの距離を指す. 素人の言葉で, それは大きな曲がり角の周りに行くことです. sが十分に大きい限り, 相互結合効果はほぼ完全に回避できる.
2. 結合長を減らす, ダブルLP遅延が信号立ち上がり時間に近づくか、または超える, 発生するクロストークは飽和に達する.
3. ストリップ線路あるいはマイクロストリップ線路の蛇行線による信号伝送遅延はマイクロストリップより遅い. 理論上, ストリップラインは差動モードクロストークによる伝送速度に影響しない.
4. 高速な信号線と厳しいタイミング要件のそれらのために, 蛇行するな, 特に小さな地域で.
5. あなたはしばしば任意の角度で蛇行のトレースを使用することができます, 図1 - 8 - 20のC構造のような, 相互結合を効果的に減らすことができる.
6. In 高速PCB設計, 蛇行線は、いわゆるフィルタリングまたは反干渉能力を有しない, と信号品質を減らすことができます, したがって、それはタイミングマッチングにのみ使用され、他の目的はありません.
7. 場合によっては、巻線のためのスパイラルルーティングを考慮することができますて. シミュレーションは通常の蛇行経路よりも効果が良いことを示す.