PCBニュース - 高速コンバータPCB設計関連規則

Q :重要なことは何ですか PCBボード l ayout rules when using 高速コンバータ?
回答：設計性能がデータシートの技術仕様を満たすことを保証するために, いくつかのガイドライン. まず第一に, AGNDとDGN地上飛行機が分離されるべきである?シンプルな答えは.

詳細な答えは：通常分離. 大抵の場合, グランドプレーンを分離することは、リターン電流のインダクタンスを増加させるだけである, そして、それは良いより害です. From the formula V = L (di/dt), インダクタンスが増加するにつれてわかる, 電圧ノイズが増加する. And as the switch current increases (because the converter sampling rate increases), 電圧ノイズも増加する. したがって, グランドプレーンは一緒に接続する必要があります.
いくつかのアプリケーションでは, 伝統的な設計要件を満たすために, ある地域では、汚れたバスパワーやデジタル回路を配置する必要がある. 同時に, また、サイズ制限の影響を受けます, 回路基板を良いレイアウト分割を達成できないようにする. この場合は, 地面を分離することは、良いパフォーマンスを達成するための鍵です. しかし, 全体的なデザインのために効果的である, これらの接地面は、回路基板上のどこかのブリッジまたは接続点を介して接続されなければならない. したがって, 接続点は別々の接地面に均等に分配されるべきである. とどのつまり, 接続点はしばしばあります PCBボード 戻り電流が性能劣化を起こさずに通過できる場合. この接続点は、通常、コンバータ34の近傍または下方に位置する.

電力層の設計, これらの層に使用可能なすべての銅線を使用する必要があります. できれば, これらの層をトレースさせないでください, 付加的な跡とビアがより小さい部分にパワー層を分割するので, これはすぐに電力層を損傷することができます. 結果としてのsparse電力層は、これらの経路が最も必要とされる場所への電流経路を絞り込むことができる, それで, コンバータの電源ピン. ビアとトレース間の電流を絞ると、抵抗が増加する, コンバータの電源ピンのわずかな電圧降下を引き起こすこと.

最後に, パワー層の配置は非常に重要である. アナログ電力層に高雑音デジタル電力をスタックしない. Otherwise, 二つは異なる層にあるが, それらはまだ結合されるかもしれません. システム性能劣化のリスクを最小化する, これらのタイプの層は、設計において可能な限り積み重ねられるよりむしろ分離されるべきである.
同時に, discussing printed circuit board (PCB) power transmission system (PDS) design, この仕事はしばしば見落とされる, しかし、それはシステムレベルのアナログとデジタルデザイナーのために重要です.
The design goal of PDS (Power Transmission System) is to minimize the voltage ripple generated in response to the power supply current demand. すべての回路は電流を必要とする, いくつかの回路は、より大きな量を必要とする, そして、いくつかの回路は、より速いレートで電流を供給する必要がある. 完全に分離された低インピーダンス電力層または接地層を採用し、良好なPCBスタックを設けることにより、回路の電流需要に起因する電圧リップルを最小化することができる. 例えば, 設計されたスイッチング電流が1 Aであり、PDDのインピーダンスが10 m, 最大電圧リップルは10 mVである.

まず第一に, より大きな層コンデンサを支持するPCBスタック構造は、設計されなければならない. 例えば, つのレイヤースタックは、トップ信号層を含むことができる, 第1グラウンド層, 第1パワー層, 第2パワー層, 第二地盤, と底部信号層. 第1の接地層と第1のパワー層は、積層構造において互いに近接していることが規定される, そして、2つの層の間の距離は、2, 固有層容量の形成. このコンデンサの最大の利点は、それが無料であり、唯一の PCB製造 ノート. パワープレーンが分割されなければならないならば、同じ層に複数のVDDパワーレールがある, 最大の可能なパワープレーンを使用する必要があります. 穴をあけないでください, しかし、また、敏感な回路. これにより、VDD層12の静電容量が最大化される. If the design allows for additional layers (in this case, from six to eight layers), それから、2つの付加接地面は、第1および第2のパワープレーンの間に置かれるべきである. コアピッチが2から3ミリメートルであるとき, 積層構造の固有容量は、この時点で2倍になる.

理想的なPCBスタックのために、デカップリングコンデンサは、電力層およびDUT周辺の出発点で使用されるべきである。これは、PDSインピーダンスが周波数範囲を通じて低いことを保証する。100×1／4 Fのコンデンサにいくつかの0.001×1／3 Fを使用することにより、この範囲をカバーすることができる。どこにもコンデンサを必要としないしかし、DUTに直面しているコンデンサはすべての製造規則を破るでしょう。そのような厳しい処置が必要であるならば、回路に関する他の問題があります。