PCBニュース - 差動ペア用PCB設計の要点

差動信号伝送はシングルエンド信号伝送に比べて多くの利点がある

1 . 2つの差動トレース間の結合が非常に良好であるので、強い干渉干渉能力。外部からの雑音妨害がある場合、それらは同時に2つのラインに連結される。そして、受信終了は2つのシグナルの差に関係するだけであるので、外部のコモンモードノイズは完全にキャンセルされることができる

2 .効果的にEMIを抑制することができる。同じ理由により、2つの信号の極性が逆であるので、それらによって放射される電磁界は相殺することができる。より緊密なカップリング、より少ない電磁界のエネルギーは外の世界に流出

3 .タイミングポジショニングは正確です。差動信号のスイッチ変化は、2つの信号の交差点に位置しているので、ハイ・アンド・スレッショルド電圧に依存するシングル・エンド信号とは異なり、プロセス及び温度により影響を受けず、タイミングの誤差を低減することができる。低振幅信号の回路設計にも適している。

PCBエンジニア, 最も重要なのは、差動信号の利点が実際の配線において完全に利用できることを保証する方法である. さらされた誰でも PCB設計 差動配線の一般的要件を理解する, それで, 等しい長さと等しい距離. しかし、これらの規則はすべて機械的に適用されない, そして、多くのエンジニアは、差動線対の実際の設計と処理の詳細な分析をしなかったようです. PCB差動信号のいくつかの共通点について議論する PCB設計.

1等しい長さ

等しい長さは、2つの差動信号が常に反対の極性を保つことを確実とするために各々のライン上のシグナル伝送遅延を同じにすることになっている。つの伝送ライン間のいかなる遅延差も、差動信号の一部が共通モード信号になる原因となり、これは信号品質に深刻に影響する。

等しい長さは、差動対の2つの信号線の配線長をできるだけ同じにすることである。一般的に，等しい長さの高速差動信号に対するマッチング要求は，10±10 mm以内である。もちろん、これはより高い要件です。実際の値は、信号のミスアラインメント（スキュー、チップのマニュアル上で見つけることができます）と信号伝送遅延（一般的に1インチあたり180ピコ秒）を許可することによって計算することができます。

デバイスレイアウト、ピン分布等のため、直接配線によって発生する差動線は、ほとんどの場合、等しい長さではなく、手動での巻線を必要とする。通常、手動での巻線はチップピンで行われるため、差動線対のインピーダンス不連続性を低減することが目的である。図1は、2つの一般的に使用される巻線方法を示す。

2等尺性

等価距離は、差動線対間の差動インピーダンスの連続性を確保し、反射を低減することである。微分インピーダンスは差動対を設計するための重要なパラメータである。それが連続でないならば、それは信号完全性に影響を及ぼします。差動インピーダンスは、直列に2つのシングルエンド信号ラインの等価インピーダンスとみなすことができる。通常、シングルエンドの信号線の等価インピーダンスは50アンペアであるので、一般に、差動インピーダンスは100アンペアで保たれるべきである。等距離は、差動線対の差動インピーダンスが全体にわたって変化しないことを保証するために、差動線対間の距離（すなわち、並列ルーティング）を保つことである。

差動インピーダンスは、差動線対、線間隔、プリント基板の積層順序、媒体の誘電率および他の多くのパラメータに関係する。メーカーは共同で交渉し、ライン間隔などのパラメータを決定します。差動信号が多層PCBの異なる層（特に内側および外側の層が配線されるとき）に伝送されるとき、媒体間隔は、媒体の誘電率の変化に起因する特性インピーダンス変化を補償するために、時間的に調整されなければならない。不等長に比べて、不等距離は信号の完全性に影響を与えない。等距離規則が等しい距離規則と衝突するとき、最初に等しい長さを満たすべきです。

3差動対とプリント板の積み重ね

の積み重ね PCBボード 信号結合と遮蔽に密接に関連する. 差動線対が互いのための戻り経路を提供するという見解がある, したがって、差動信号は、戻り経路として接地面を必要としない. これは間違った理解です. 一般に, 差動トレース間の結合は小さい, 結合度の10 %から20 %についてのみ計算する, そして、より多くは地面へのカップリングです, したがって、差動トレースの主なリターンパスは、接地面に依然として存在する. イン PCB設計, 差動信号は、少なくとも1つの接地面に隣接していることが必要である, そして、両側がグランドプレーンに隣接しているのがベストです. 推奨された積層方法を図2に示す. 信号品質は左から右に減少する, しかし、それは基本的な要件を満たすことができます.

高速シングルエンドラインのように、差動対も基準グランドプレーンのための完全性要件を有する。すなわち、差動対が通過する経路上では、基準接地面は連続していなければならず、図3に示すように分割することができない。

4差動対と他の信号の間の距離

差動ライン対と他の信号との間の距離を制御することにより、差動線対上の他の信号の干渉を効果的に低減し、EMI［1］を抑制することができる。電磁界エネルギーは距離の二乗で減少する。一般的に、差動ライン対と他の信号との間の距離は、差動線幅の4倍または差動線対（いずれもより大きい）の間の距離の3倍より大きい。時間の影響は非常に弱く、基本的に無視することができます。式は次のとおりです。

L＞4 W、L＞3 D。

それらのうち、L：差動ライン対と他の信号との間の距離；w :差動線の線幅。D :差動線対の線間隔。

ここで、他の信号は、他の差動ライン、シングルエンドライン、信号プレーン等を含んでいるが、このとき、差動ライン対と基準面のエッジとの間の距離も計算する。この目的は、2つの差動ラインの対称性を確保し、コモンモードノイズを低減することである。

5差動対の終了

差動線路対に終端抵抗を付加することは、差動伝送線路のインピーダンス整合を確実にする効果的な方法である。端子整合抵抗の制御は、インピーダンス整合の目的を達成するために、適切な抵抗ネットワークおよび負荷を並列に選択するために、異なる論理レベルインターフェースに基づいているべきである。

現在、最も一般的に使用される差動信号は、LVDLsおよびLVPECLである。これら2つの信号の終了方法について説明する。

（1）LVDS信号

LVDSは低振幅差動信号技術であり、その伝送レートは一般的に数百MB／s以上である。LVDS信号のドライバは、通常、3.5 mAの電流で差動ラインを駆動する電流源からなる。終端抵抗器は、一般的には、正および負の信号の中間に接続される必要があるだけである。

lvpecl信号

LVPECLレベル信号はまた、高速伝送に適した差動信号レベルの1つであり、その伝送速度は1 Gb／sに達することができる。従って、端子整合を行う場合、正と負の差動ラインの間に抵抗を接続することはできないが、各チャネルはシングルエンドマッチングのみでよい。図6に示すように。

注意すべきである, マイクロエレクトロニクス技術の発展, 多くの装置 PCBメーカー have been able to make the terminal matching resistance inside the device (you can find it in the chip manual) to reduce the work of PCB設計ers. この時に, もう終わらない, さもなければ、それは信号品質に影響します.

他の6つの問題に注意を払う

差動ペアのPCBを設計するとき、また、以下の問題に注意を払うべきです。90度の折り線を使用しないでください。必要に応じて、互いのクロストークを防止するために、差動線対間の異なる加算グラウンドプレーン分離を使用する

トレースの全長が等しいことを確認しないでください、しかし、痕跡の各々のセグメントが等しい（ソケットのようなインピーダンス不連続のために）ことを確実としてください；必要でない場合は、差動線にテストパッドを追加しないようにしてください。