PCBニュース - PCB高速回路基板設計技術の方法と技術

高速回路設計 技術インピーダンスマッチングは、励起源の負荷インピーダンスおよび内部インピーダンスが互いに適合される作動状態を指す, 高出力が得られる. 信号反射を防ぐために 高速PCB 配線, 回路のインピーダンスは、50. これはおおよその姿だ. 一般に, 同軸ケーブルベースバンドが50, 周波数帯域は75, ツイストワイヤーは100. それは整数です, マッチングの便宜のために. 特定回路解析, 並列AC終端を使用する, そして、抵抗器およびコンデンサネットワークは、終端インピーダンスとして使われる. 終端抵抗Rは伝送線路インピーダンスZ 0以下でなければならない, そして、キャパシタンスCは100 pFより大きい必要がある. 0を使用することをお勧めします.1 UF多層セラミックコンデンサ. コンデンサは、低周波数を遮断し、高周波を通過する機能を有する, したがって、抵抗Rは駆動源のDC負荷ではない, したがって、この終了方法は、いかなるDC電力消費も有しない.

「クロストーク」とは、信号が伝送線路上を伝播するときを意味する, 電磁結合は隣接する伝送線路に望ましくない電圧雑音干渉を引き起こす. 結合は容量結合と誘導結合に分けられる. 過度のクロストークは、回路の誤ったトリガを引き起こし、システムが正常に動作しないようにする. クロストークの特性によると, several 方法s to reduce crosstalk can be summarized:

1. 行間隔を増やす, 並列長を減らす, 必要に応じて配線のジョグメソッドを使用する.

2. 高速信号線が条件を満たすとき, 終了マッチングの追加は反射を減少または除去することができる, それによってクロストークを低減する.

3. マイクロストリップ伝送線路及びストリップ伝送線路, トレース高さをグランドプレーンの範囲内に制限することにより、クロストークを大幅に低減することができる.

4. 配線スペースが許せば, 2つのワイヤーの間に接地線を挿入し、より深刻なクロストーク, 分離の役割を果たし、クロストークを減らすことができる. 伝統的な高速分析とシミュレーションガイダンスの欠如のため PCB設計, 信号品質は保証できない, そして、ほとんどの問題は、プレート作成テストまで発見することはできません. これは非常に効率を低下させる デザイン コストを上げる, これは明らかに激しい市場競争で不利です. したがって, for 高速PCBデザイン, 業界の人々は新しい提案をした デザイン 考え, トップダウンとなった デザイン method. 各種政策分析・最適化, ほとんどの可能な問題が回避され、多くの節約が行われている. プロジェクト予算が満たされるようにするための時間, 高品質のプリント板が製造される, そして、退屈で高価なテストエラーは避けられる. ディジタル信号を伝送するための差動線の使用は高速ディジタル回路における信号完全性を破壊する要因を制御するための有効な手段である. 上の差分線 プリント回路基板(PCB copy board) is equivalent to a differential microwave integrated transmission line pair working in a quasi-TEM mode. その中で, PCBの上面又は底面に位置する差動ラインは、結合マイクロストリップラインと等価である, 多層PCBの内側層に位置する差動ラインは、ブロードサイド結合ストリップラインと等価である. デジタル信号は、奇数モード送信モードで差動ライン上で送信される, それで, 正と負の信号の位相差は180である, そして、ノイズはコモンモードの差動線の対に連結される, そして、レシーバの正および負の2つのチャンネルは、電圧または電流を差し引く, 信号がコモンモードノイズを除去するために得られるように. 差動線対の低電圧振幅または電流駆動出力は、高速集積および低電力消費の要件を満たす.

電子技術の継続的な発展, 信号の完全性の理論を理解し、それを導き、検証することが不可欠である デザイン of 高速PCBs. この記事ではいくつかの経験が要約できます 高速回路 PCB設計開発サイクル短縮, 不要な迂回路を避ける, そして、人的資源と材料資源を保存してください. デザイナーは、実際の仕事で研究して、調査し続けなければなりません, 継続して経験を蓄積する, そして、新しい技術を デザイン 高速PCB 高性能回路基板.