PCBニュース - PCB多層回路基板設計におけるEMI問題を解決する方法

PCB多層回路基板設計におけるEMI問題をどのように解決するかEMI問題を解決する方法はいくつかある。現代のEMI抑制方法は、EMI抑制コーティングを使用して、適切なEMI抑制部品を選択すること、およびEMIシミュレーション設計を含む。本文は基本的な回路基板レイアウトから始まり、以下の深セン回路基板メーカーの編集者はEMI放射制御におけるPCB多層回路基板の積層の役割と設計技術を討論した。

電源バス

ICの電源ピン付近に適切な容量のコンデンサを適切に配置することで、IC出力電圧ホッピングの変更を速くすることができる。しかし、問題はこれで終わらなかった。コンデンサの周波数応答は限られているため、コンデンサは全周波数帯域でIC出力をきれいに駆動するために必要な高調波電力を発生することができない。さらに、電源バス上に形成される過渡電圧は、主なコモンモードEMI干渉源であるデカップリング経路のインダクタンス上に電圧降下を形成する。私たちはどのようにこれらの問題を解決すべきですか。

回路基板上のICについては、IC周辺の電力層は、離散コンデンサから漏れたエネルギーの一部を収集し、クリーン出力に高周波エネルギーを提供する優れた高周波コンデンサと見なすことができます。また、良好な電力層のインダクタンスは小さいはずであるため、インダクタンスによって合成された過渡信号も小さくなり、コモンモードEMIが低下する。

もちろん、電源層とIC電源ピンとの接続はできるだけ短くしなければなりません。デジタル信号の立ち上がりはますます速くなっているので、IC電源ピンがあるパッドに直接接続することが望ましいからです。これは単独で議論する必要がある。

コモンモードEMIを制御するためには、電力平面は、デカップリングを容易にし、十分に低いインダクタンスを有する必要がある。この動力平面は一対の入念に設計された動力平面でなければならない。どれだけいいのかと聞かれるかもしれません。この問題の答えは、電源の階層、階層間の材料、動作周波数（すなわちIC立ち上がり時間の関数）に依存します。一般に、パワー層の間隔は6 milであり、中間層はFR 4ガラス繊維板材料であり、パワー層の1平方インチ当たりの等価容量は約75 pFである。明らかに、層間隔が小さいほど、容量が大きくなる。

立ち上がり時間が100〜300 psのデバイスは多くないが、現在のIC開発速度によると、立ち上がり時間が100〜300 psの範囲のデバイスが高い割合を占めることになる。立上り時間が100〜300 psの回路では、3 mil層間隔はほとんどの用途には適用されなくなります。当時、層間隔が1ミル未満の積層技術を用い、FR 4ガラス繊維板誘電材料の代わりに高い誘電率を有する材料を用いる必要があった。現在、セラミックスとセラミックスプラスチックは100 ~ 300 psの立ち上がり時間回路の設計要件を満たすことができる。

将来的には新しい材料や新しい方法が使用される可能性がありますが、今日一般的に見られる1 ~ 3 ns立ち上がり時間回路、3 ~ 6 mil層ピッチ、FR 4誘電体材料では、通常、ハイエンド高調波を処理し、過渡信号を十分に低くするのに十分であり、つまり、コモンモードEMIを低くすることができます。本明細書で示したPCB積層設計例は、3〜6ミルの層間隔を想定する。

でんじしゃへい

信号トレースの観点から見ると、1つの良い階層化戦略は、すべての信号トレースを1つまたは複数の層に配置し、これらの層は電源層または接地層に隣接しているはずです。電源については、電源層と接地層が隣接しており、電源層と接地層の間の距離ができるだけ小さい階層戦略が必要です。これが私たちが言っている「階層化」戦略です。

PCB基板スタック

EMIの遮断と抑制に役立つスタック戦略とは？次の階層スタック方式は、電源電流が単層上を流れ、単電圧または複数の電圧が同じ層の異なる部分に分布していると仮定しています。複数の電力層の場合については後述する。

4層回路基板

4層基板の設計にはいくつかの潜在的な問題がある。まず、従来の厚さ62ミルの4層板は、信号層が外層にあっても、電源層と接地層が内層にあっても、電源層と接地層の間の距離が大きすぎる。

コスト要件が第1位の場合は、次の2つの従来の4層スラブ代替案を考慮することができます。どちらのソリューションもEMI抑制性能を向上させることができますが、板上のコンポーネントの密度が十分に低く、コンポーネントの周囲に十分な面積（必要な電源銅層を配置する）がある用途にのみ適用されます。

1つ目は、優先的なソリューションです。PCB基板の外層はすべて接地層であり、中間の2層は信号/電源層である。信号層上の電源は広線配線を採用し、電源電流の経路インピーダンスを低くすることができ、信号マイクロストリップ経路のインピーダンスも低い。EMI制御の観点から見ると、これは現在最も良い4層PCB構造である。第2の態様では、外層は電源と接地を使用し、中間層は信号を使用する。従来の4層板に比べて改善は小さく、層間インピーダンスは従来の4層板と同じように劣っている。

トレースインピーダンスを制御するには、上記のスタックスキームは、電源と接地銅島の下にトレースを配置するために非常に注意しなければなりません。さらに、電源または接地層上の銅アイランドは、直流と低周波の接続を確実にするためにできるだけ相互接続されている必要があります。

6層回路基板

4層基板上の素子密度が相対的に高い場合は、6層基板が好ましい。しかし、6層基板の設計では、電磁場を遮蔽するためのスタック方式が不足しており、電源バスの過渡信号を低減するのにあまり影響しない。次は2つの例について説明します。

第1の例では、電源と接地はそれぞれ第2層と第5層の上に配置されている。電源の高銅インピーダンスのため、コモンモードEMI放射を制御することは非常に不利である。しかし、信号インピーダンス制御の観点からは、この方法は非常に正しい。

第2の例では、電源と接地はそれぞれ第3層と第4層の上に配置されている。この設計は電源銅インピーダンスの問題を解決した。第1層と第6層の電磁遮蔽性能が劣るため、差動モードEMIが増加する。2つの外層上の信号線の数が最も少なく、トレース長が短い（信号の最高高調波長の1／20より短い）場合、この設計は差動モードEMI問題を解決することができる。外側層にはコンポーネントのない、トレースのない銅被覆領域を充填し、銅被覆領域を接地する（1／20波長ごとに間隔を空ける）ことは、特に差動モードEMIを抑制するのに適している。前述したように、複数の点で銅領域を内部接地面に接続する必要がある。

.