電子設計 - PCBはパワーバス設計とPCB対処の問題を扱う

1.PCBハンドル パワーバス設計の課題

ICの電源ピン近傍には適切なコンデンサがあり、IC出力電圧は速く飛び得る。しかし、問題はここで止まらない。コンデンサは有限周波数応答の特性であるので、コンデンサはフルバンドICの出力をきれいに駆動するのに必要な高調波電力を発生できない。加えて、パワーバス上の結果として生じる過渡電圧はデカップリング経路全体の電圧降下を形成する。そして、それはコモンモードEMI干渉の主な原因である。これらの問題はどのように解決すべきか？

ICの回路基板と比較して、周辺ICの電力層は、ディスクリートコンデンサから漏れたエネルギーの一部をクリーン出力によって供給される高周波エネルギーに戻すための優れた高周波コンデンサとみなされる。また、優れたパワー層インダクタンスが小さく、合成過渡信号のインダクタンスも小さいので、コモンモードEMIが小さくなる。

もちろん、ICパワーピンに対するパワー層の配線は、デジタル信号のより速い上昇であり、パッドICパワーピンレイアウトに直接接続するのがより良いので、可能な限り短くする必要がある。

コモンモードEMIを制御するためには、十分に低いインダクタンスを有する必要があるデカップリングパワー層であり、パワー層として適切に設計され、対をなす。誰かが尋ねるかもしれない、どのように良いですか？この問題に対する答えは，電源，階層間の材料と動作周波数（ic上昇時間の関数）の階層構造に依存する。一般的に、パワー層間隔は6ミル、層間はFR 4材料であり、パワーレベルの平方センチメートル当たりの等価容量は約75 pFである。明らかに、より小さな層間隔は、より大きなキャパシタンスである。

このデバイスの300 ps 100立上り時間はあまりありません。ICの現在の開発速度によれば、100〜300 psの範囲での立ち上がり時間が高い割合を占める。100〜300 psの立ち上がり時間を持つ回路は、ほとんどの用途に3 mil間隔を課さない。このとき、1 mil未満の層間間隔を通過させ、高誘電率材料を用いてFR 4誘電体材料を置換する必要がある。セラミックとセラミックのプラスチックは100 psと300 psの立ち上がり時間回路の設計要件を満たすことができる。

新しい材料と方法, しかし、将来使用される, 通常の1日間隔から使用され、FR 4誘電体6 mil 3立ち上がり時間回路は3 nsである, 高調波を頻繁に処理し、過渡信号を十分に低くすることは、十分である, コモンモードEMIは非常に低く落ちるかもしれません. この記事で, the PCBスタック設計 例は、3～6つのMILsの層ピッチを仮定します.

2.問題 PCBコピー板

4層のボード設計にはいくつかの潜在的な問題がある。まず第1に、従来の62 mil層基板の厚さは、信号層から外側層に及ぶことができる。内部では、パワー層と接地層との間のパワー層および接地層は依然として大きくなっている。

コスト要件を最初に考慮する場合は、次の2つの伝統的な4層のボードオプションを考えてください。これらの2つの解は、EMI抑制性能を向上させることができるが、十分に低いオンボードのコンポーネント密度および十分な領域（必要なパワークラッディングが存在する）の周りの十分な領域を有する用途に適している。

同じ電圧源の2つの電力層が大きな出力電流を必要とする場合、回路基板を2組の電力および接地層に織り込む必要がある。この場合、絶縁層は、電源および接地レイヤーの各々の間で提供される。これは、我々のものと同じインピーダンスバスの2組を提供します。パワー層スタッキングによってインピーダンスが等しくならない場合、シャントは均一ではなく、過渡電圧は非常に大きくなり、EMIは急激に増加する。

ボードが複数の異なる電源電圧を有する場合、複数のパワープレーンが必要であるので、電源および接地プレーンの各々の対が異なる電源のためにつくられることを覚えている。いずれの場合においても，回路基板の電源プレーンと接地面の位置を決定するとき，バランス構造のメーカの旋風要求を念頭に置く必要がある。

大部分のエンジニアは、62ミルの厚い回路板を設計しています。従来のプリント基板には、ブラインドホールや埋め込みホールがないので、回路基板の階層とスタッキングに関する議論はこれに限定される。回路基板の厚さが大きすぎると、提案された積層方式は理想的ではない。また、ブラインドホールや埋め込み穴を有する回路基板の処理工程が異なり、この記事の積層方法は適用できない。

回路基板設計の厚み、スルーホールおよび層の数は、問題を解決するための鍵ではない。電力バスのバイパスとデカップリングを確実にし、パワー層と接地層の過渡電圧を最小化し、世界をシールドすることは高品質積層の鍵である。理想的には、信号ライン層とその戻りグラウンド層との間に絶縁層があり、整合層の間隔（または1つ以上）はできるだけ小さくなければならない。これらの基本的な概念と原則に基づいて、我々は常に設計要件を満たす回路基板を設計することができます。icの立ち上がり時間は既に非常に短いため，emiシールドの問題を解決するためには，本稿で述べた手法が必要である。