精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
の全体的プロセス分析 PCB設計 大まかに次の段階に分けることができます, パッケージライブラリ構築, メインデザイン, 物理的および電気的制約設計, レイアウト, 配線, デザインレビュー, とデザイン出力. 複雑な設計のために, タスク自体から, レイアウトと配線は比較的危険です, 特に配線. 長期実務経験から, 重要な信号の手動配線は依然として配線の主要な形態である.
の複雑さと大胆さを考える PCBレイアウト ルーティングタスクプロセス, 並列設計法を考える. レイアウトとルーティングのための並列設計法は基本的に同様である, 別の目標とフォーカス. 以下の例をレイアウトとします, そして、並列配線設計の要点について簡単に説明する.
タスク解析と分解
レイアウト解析の出発点は構造設計制約と回路トポロジー解析である。構造設計の制約は、フレームの形状とサイズ要件、取付穴と特別なコンポーネントの位置決めと高さの制限要件、および地域の使用の制約が含まれます。
典型的な設計例を考えてください。そして、例として携帯電話ボード設計をします。回路トポロジーの観察から、各部品の信号特性はレイアウト要件の明らかな相違を有する。信号の流れに応じて各コンポーネントのレイアウトを拡張し、シールドや電磁両立性（EMC）などの設計要件を考慮する。
製品信頼性と安定性については，信号完全性（si）問題も考慮しなければならない。回路トポロジーのタイプに基づいて，各コンポーネントに適切な空間を計画し，並列設計とレイアウトのために適切な技術者を配置する。
役割配置
並列設計レイアウトの次のタスク分解を考えてみましょう。
（1）無線周波数成分（パワーアンプ／トランシーバ／インバータ等）、アナログデジタルハイブリッド部品、従来のアナログ／論理部品、デジタルベースバンドプロセッサ等を含む通信プロトコル関連グループ；
（2）LCD／バックライトドライバ、画像処理エンジン、アプリケーションプロセッサ、メモリ（RAM）、フラッシュメモリ（フラッシュメモリ）、ストレージ（SDカード）等を含むアプリケーション関連のグループ
（3）インタフェース、電源及び電力管理、時計部品等を含む共通信号関連グループ。
パラレルフェーズの各々は、技術者によって想定され完了するものとする。それから、以下の役割課題があります：エンジニアAはレイアウト設計とコミュニケーションプロトコルグループレイアウトに責任があります;エンジニアBは、アプリケーション関連のグループレイアウトに責任がありますエンジニアCはパブリックシグナル関連のグループレイアウトに責任があります。役割アレンジメントの原則は、各エンジニアのスキルと専門知識に焦点を当てることです。
レイアウト並行設計
各エンジニア（エンジニアAを含む）は、それぞれのレイアウト領域および関連する要件に従ってレイアウトを実行する。レイアウトが完了した後、それらのタスクに関連しないデバイスが削除されます。PCBツールソフトウェアを介してそれぞれのサブレイアウトファイルをエクスポートし、責任のあるエンジニアに提出します。
エンジニアAは、各サブレイアウトファイルを受信した後、彼はまだPCBのツールソフトウェアを介して順番に自分のサブレイアウトファイルにサブレイアウトファイルをインポートします。設計者は設計要件に従ってレイアウトを調整し最適化する。
配線の並列設計
配線解析の出発点は一般に回路トポロジーの電気信号の解析である。電気信号は2つのタイプに分けられることができます：重要なシグナル（厳しい電気的な制約をもつ信号）と非重要な信号。
上記の携帯電話機の設計例を考慮して、各部品の配線要件には明らかな相違がある。様々な電気的性能設計要件を考慮しながら、各構成要素の配線は、レイアウト要素および信号フローに従って、依然として拡張する必要がある。
上述の代表的な設計例では、回路トポロジー型（すなわち、必要領域分割）と信号フローを拡張して配線優先度を決定するようにした。高い優先度（しばしば大きな仕事量で）で配線のために、配線はパフォーマンスと進歩を確実にするために優先されます
優先度の高い配線タスクで並列設計タスクを割り当てることを考え、責任のあるエンジニアが完了し、それらを整理します。また、ツールの使用はレイアウト段階と異なります。エクスポートされ、インポートされたファイルは、配線ステージのサブデザインファイルです。
本稿要旨
携帯電話ボード設計例の原理分析後, 並列設計法について. タスクの分割とツールの組み合わせによって, の動作 高速PCB 並列設計が実現, 資源の相補的利点を達成するだけではない, また、デザインの品質とスケジュールを保証します. 必要.
