電子設計 - 高品質PCBを製造する回路基板EMIの規格

電子機器の電子信号やプロセッサの周波数は絶えず増加している, そして、電子システムは、さまざまなコンポーネントおよび多くのサブシステム. 高密度と高速はシステムの放射線を悪化させる, 低圧と高感度がシステムの免疫を減らす間. したがって, electromagnetic interference (EMI) really threatens the safety, 電子機器の信頼性と安定性. 電子製品の設計, のデザイン PCBボード EMI問題を解決するのは非常に重要です. 本稿では、PCB設計時の留意点を中心に説明する, 電磁干渉問題を低減するために PCBボード.

電磁妨害の定義

電磁干渉（emi，電磁妨害）は放射妨害波と伝導妨害に分けることができる。放射妨害は、干渉源が他の電気ネットワークにそのシグナルを妨げるために媒体としてスペースを使用することを意味する。伝導干渉は、1つの電気ネットワーク上の信号を別の電気ネットワークに干渉させる媒体としての導電性媒体の使用である。高速システム設計において、集積回路ピン、高周波信号線及び様々なプラグは、PCB基板設計における放射妨害の共通の源である。彼らが発する電磁波は電磁干渉（EMI）です。そして、それは彼ら自身と他のシステムに影響を及ぼします。通常の仕事。

電磁波干渉（EMI）のためのPCBボード設計技術

最近では、EMI抑制コーティング、適切なEMI抑制部品、およびEMIシミュレーション設計のようなPCB基板設計技術におけるEMI問題に対する解決策が多数存在する。上記のビデオは、EMIを減らす方法を紹介します。簡単にこれらのテクニックを説明する。

チップ1：コモンモードEMI干渉源（例えば、デカップリング経路のインダクタンスの両端のパワーバスバーに形成された過渡電圧によって形成される電圧降下）

電力層に低値インダクタを使用した1／4アンペアは、インダクタによって合成された過渡信号を低減し、コモンモードEMIを低減する。

このとき、パワー層からIC電源ピンまで配線の長さを1／4にする。

4分の1を使ってください PCB層 間隔とFR 4誘電体材料.

テクニック2：電磁遮蔽

信号は、同じPCB層に信号トレースを置き、パワー層または接地層に近接している。

パワープレーンは、地面に可能な限り近くなければならない

チップ3：部品のレイアウト（異なるレイアウトは、回路の干渉と干渉防止能力に影響します）

1／4アンペアは、回路（復調回路、高周波増幅回路、ミキシング回路等）の各機能に応じたブロック処理を行う。このプロセスでは、強くて弱い電気信号は切り離されます、そして、デジタルとアナログ信号回路は切り離されなければなりません

回路の各部のフィルタネットワークは近接して接続されなければならず，放射線を低減するだけでなく，回路の干渉防止能力を改善し，干渉の機会を減らすことができる。

データ処理ボード上のCPUの干渉のような干渉源を避けるために、影響を受けやすい部品は、影響を受けやすい部品を配置しなければならない。

チップ4：配線の考慮（不合理な配線は信号線間の交差干渉を引き起こす）

生産中に切断を避けるためにPCBボードのフレームに近いトレースはない。

電源線の1 / 4アンペアは広いので、ループ抵抗を低減します。

信号線は、信号線をできるだけ短くし、バイアの数を減らす必要があります。

コーナー配線には1／4角角法を使用できず，135°角が良い。

デジタル回路とアナログ回路の1 / 4アンペアは接地線によって分離されなければならず、デジタル接地線とアナログ接地線は分離されなければならず、最終的には電源グランドに接続しなければならない

電磁妨害を減らすことは PCB基板設計. As long as you think more about it when デザインing, それは自然にemcテストなどの製品テストを渡すために簡単になります.