精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
ブラインドビアは、上部と下部の表面に位置しています printed circuit 板 特定の深さ. これらは、表面線と下の内側の線を接続するために使用されます. The depth of the ホール usually does not exceed a certain ratio (aperture). 埋込み穴は、第1の内側の層に位置する接続孔を指す プリント回路基板, これは回路基板の表面には及ばない. 上記2つのタイプのホールは、回路基板100の内側層に位置する, そして、積層前にスルーホール形成プロセスによって完成する, そして、ビアの形成の間、いくつかの内部層が重なってもよい. 番目のタイプは貫通穴と呼ばれます. この種のホールは、回路基板全体を通過し、内部配線を実現するために、または、部品装着用の位置決め孔として使用することができる. スルーホールは、プロセスで実現しやすく、コストが低いので, 最も使われる プリント回路基板他の2種類の貫通穴の代わりにS. 次のバイアホール, 別途, ビアホールと見なされる.
1. 設計視点から, バイアホールは主に2つの部分から成る, 一つは中央のドリル穴です, もう一方は、ドリル穴の周りのパッド領域です. これらの2つの部品のサイズは、ビアのサイズを決定する. 明らかに, 高速で, 高密度 PCB設計, 設計者は常にバイアホールが小さいことを望みます, より良い, より多くの配線スペースがボードに残ることができるように. 加えて, ビアホールは小さい, それ自身の寄生容量. より小さい, より高速な回路に適している. しかし, ホールサイズの縮小もコストの増加をもたらす, そして、ビアのサイズは無期限に減少できない. それは穴加工やめっきなどのプロセス技術によって制限される, 穴が長くなるほど穴が長くなる, 簡単に中央位置から逸脱することです穴の深さが穴の直径の6倍を超えるとき, 穴壁は銅で均一にめっきされることが保証されない. 例えば, the thickness (through hole depth) of a normal 6-layer PCB 板は約50ミルです, したがって、最小掘削直径は PCB メーカーが提供することができますのみ.
ビアホール自体の寄生容量は、接地に寄生容量を有する。ビアのグランド層上の分離孔の直径がD 2であることが知られている場合、ビアパッドの直径はD 1であり、PCB基板の厚さはTであり、基板基板の比誘電率は、1／2である。また、VIAの寄生容量は、C＝1“41”である。例えば、50 milの厚さのPCBでは、内径10 mil、パッド径20ミルのビアを用い、パッドとグランド銅領域との距離を32 milとすれば、上記の式を用いてビアを近似することができ、寄生容量はC＝1.41×4である。4 x 0050 x 0020／（0.032−0.020）＝0.517 pF、容量のこの部分による立ち上がり時間の変化は、T 10−90＝2.2 C（Z 0／2）＝2.2×0である。517 x（55 / 2）= 31.28 ps。これらの値から分かるように、1つのビアの寄生キャパシタンスに起因する立ち上がり遅延の影響は明らかではないが、ビアが層間に切り替わるためにトレースに複数回使用される場合、設計者は慎重に考慮すべきである。
VIAの寄生インダクタンスも同様に、ビアに寄生容量と共に寄生インダクタンスが存在する。高速デジタル回路の設計においては、ビアの寄生インダクタンスに起因する損傷は、寄生容量の影響よりも多い。その寄生直列インダクタンスはバイパスコンデンサの貢献を弱めて、全体の電力システムのフィルタリング効果を弱めます。単にビアのインダクタンスを、Lはビアの長さ、Dは中心孔の直径である。ビアの直径はインダクタンスに小さい影響を与え、ビアの長さはインダクタンスに最大の影響を与えることが式から分かる。なお、上記の例を用いて、ビアのインダクタンスをL＝5.08 x 0と算出することができる。050［Ln（4×0.050／0.010）＋1］＝1.015 nH。信号の立ち上がり時間が1 nsであれば等価インピーダンスとなる。このようなインピーダンスは、高周波電流が通過すると無視されることはない。バイパスコンデンサは、電源プレーンと接地面とを接続するときに2つのビアを通過する必要があることに注意しなければならない。
高速PCBによる設計ビアの寄生特性の解析により，高速pcb設計において，一見単純なビアはしばしば回路設計に大きな負をもたらすことが分かった。エフェクト.ビアの寄生効果による悪影響を低減するためには、以下のように設計することができる。
コストと信号品質を考慮して、サイズを通して妥当なサイズを選んでください。例えば、6−10層のメモリモジュールのPCB設計の場合、10／20ミル（ドリル／パッド）ビアを使用する方がよい。いくつかの高密度小型ボードの場合は、8 / 18ミルを使用することもできます。ホール.現在の技術条件下では、より小さなバイアを使用することは困難である。電源または接地のために、あなたはインピーダンスを減らすためにより大きなサイズを使うことを考慮することができます。
上記の2つの式は、より薄いPCBを使用することによって、ビアの2つの寄生パラメータを減少させるのに有益であると結論付けられる。
3 . PCBボード上の信号トレースの層を変更しないようにしてください。
4 .電源ピンとグランドピンを近くでドリルして、インダクタンスを大きくするので、ビアとピンとの間のリード線はできるだけ短くするべきです。同時に、電源および接地リード線は、インピーダンスを減らすためにできるだけ厚くなければならない。白寧COMはQinjiグループの子会社であり、主要な国内電子工業サービスプラットフォームです。これは、オンラインコンポーネント、センサー調達、PCBのカスタマイズ、BOMの配布、材料の選択と他の電子産業のサプライチェーンの完全なソリューションは、電子産業を満たすためにワンストップは、業界の中小企業の全体的なニーズを満たすために。
5. 信号のために最寄りのループを提供するために信号層のビアの近くにいくつかの接地されたビアを配置する. その上に多数の余分な地面のビアを置くことさえ可能です PCB board. もちろん, デザインは柔軟でなければならない. 前に議論されたビアモデルは、各層にパッドがある場合です. 時々, 我々はいくつかの層のパッドを減らすか、あるいは取り除くことができる. 特にビアの密度が非常に高いとき, 銅層のループを分離するブレーク溝の形成につながり得る. この問題を解決する, の位置を移動するに加えて, ビア層にビアを配置することも考えられる. パッドサイズを小さくする.
