電子設計 - PCB回路基板の線幅と線間隔の設計

どうやってデザインするの PCB回路基板 線幅と線間隔

1：プリント配線幅の選択PCBベース：

プリント配線の最小幅は、ワイヤを流れる電流に関係する。

線幅が小さすぎ、プリント配線の抵抗が大きくなり、ライン上の電圧降下も大きくなり、回路の性能に影響する。

線幅が広すぎると配線密度が高くなり、基板面積が大きくなる。コストの増大に加えて、小型化にも寄与しない。

現在の荷重を20 A／平方メートルで計算した場合、銅箔の厚さが0.5 mm（通常はあまり）であるとき、1 mm（約40ミル）の線幅の電流負荷は1 Aである。

したがって、1～2.54 mm（40～100ミル）の線幅は、一般的な適用要件を満たすことができる。高電力機器ボード上のグランドラインおよび電源は、電力レベルに応じて適切に増加させることができる。この回路では、配線密度を向上させるために、最小線幅を0.256〜1.27 mm（10−15ミル）とする。（ハンダ付け：20 - 30 milの電力線と接地線はより広いべきです）

同じ 回路基板, 電力線. 接地線は信号線よりも厚い. The silk screen layer has a line width of 10--30MIL (15MIL).

PCB線間隔

1.5 mm（約60ミル）の場合、ライン間の絶縁抵抗は20 mオームより大きく、ライン間の耐圧は300 Vに達する。線間隔が1 mm（40ミル）の場合、ライン間の最大耐圧は200 Vである。したがって、低電圧（200 V以下のライン電圧）の回路基板では、線間隔は1.0〜1.5 mm（40〜60ミル）である。デジタル回路システムのような低電圧回路において、製造プロセスがそれを許す限り、破壊電圧を考慮する必要はない。非常に小さい。（手溶接25 - 30ミル）

3：PCBパッド

1／8 Wの抵抗では、パッドリードの直径28ミルが十分である。

1／2 Wの場合、直径は32ミルであり、リードホールが大きすぎるため、パッドの銅リングの幅が相対的に小さくなり、パッドの密着性が低下する。落下が容易で，リードホールが小さすぎ，部品配置が困難である。（手溶接：内径35ミル、外径：70ミル）

4 :回路の境界線を描く

境界線と構成要素のピンパッドとの間の最短距離は2 mm未満ではなく（一般的に5 mmはより合理的である）、そうでなければ材料をブランク化することは困難である。

5コンポーネントコンポーネントのレイアウトの原理：

一般原則：IN PCB設計, 回路系がデジタル回路およびアナログ回路の両方を有する場合, 高電流回路, それらはシステム間の結合を最小にするために別々にレイアウトされなければならない. 同じタイプの回路で, シグナル流動方向および機能によれば, ブロックに分割する, コンポーネントを分割する.

B：入力信号処理ユニット、出力信号駆動部品は回路基板の端部に近くなければならず、入出力信号線は入力と出力の干渉を減らすためにできるだけ短くなければならない。

コンポーネントの配置方向：コンポーネントは、水平方向と垂直方向の2つの方向に配置することができます。さもなければ、プラグインでは使えません。

コンポーネントの間隔。中密度基板については、低電力抵抗器、コンデンサ、ダイオード、および他の別個の構成要素のような小さな構成要素については、それぞれの他の2.54 mmの間の間隔は、100 mil、集積回路チップを取るなど、より大きくすることができ、コンポーネントの間隔は、一般的に100～150 milである

E :コンポーネント間の電位差が大きい場合、コンポーネントの間隔は放電を防ぐのに十分大きくなければなりません。

F：ICに入る前に、コンデンサはチップの電源および接地ピンに近くなければならない。さもなければ、フィルタリング効果はより悪くなるでしょう。デジタル回路では、デジタル回路方式の信頼性を確保するために、各デジタル集積回路チップICのデカップリングコンデンサの電源をグランド間に配置する。減結合コンデンサは、一般に、0.01～0.1 UFの容量を有するセラミックコンデンサを使用する。電源ラインと接地線との間に10 UFキャパシタおよび0.01μFセラミックコンデンサを追加しなければならない。

G :時針回路構成要素は、可能な限りクロック信号ピンに近い マイクロコントローラチップ クロック回路の長さを減らす. そして、以下の線をルートしないのがベストです.