Technologie PCB - Analyse d'échec d'un mauvais étamage des plages de PCB fmea

1. Contexte du cas

L'échantillon soumis à l'inspection est une plaque PCBA. Après le passage de la carte PCB par SMT, il a été constaté que quelques Plots étaient mal étamés. Le taux d'échec de l'échantillon est d'environ trois pour mille. Le processus de traitement de surface des plots de carte PCB est l'étain trempé chimiquement, la carte PCB est un patch double face, les Plots mal soudés sont tous situés sur la deuxième surface du patch.

2. Résumé des méthodes d’analyse

2.1 observation de l'apparence de l'échantillon

Comme le montre la figure 1, par l'observation microscopique des plots défaillants, il n'y a pas d'étain sur les Plots et aucune anomalie telle qu'une décoloration notable n'a été observée à la surface des plots.

PCB pad étamage mauvais défaut analyse

2.2 analyse SEM + EDS de la surface du rembourrage

Des observations MEB de surface et des analyses de composition eds ont été effectuées sur des tapis ng, des tapis primaires et des tapis non cuits. La surface des plots non cuits est bien formée et les Plots cuits une fois et la surface des plots défaillants sont étamés. La couche est recristallisée et aucun élément anormal n'a été trouvé en surface;

2.3 analyse du profil de préparation de l'échantillon FIB pour le rembourrage

Utilisez la technologie FIB pour réaliser des sections transversales des plots défaillants, des plots cuits jetables et des plots non cuits et pour scanner la surface du profil. On constate que l'élément Cu est apparu à la surface des plots ng, indiquant que le cu a diffusé à la surface de la couche d'étain; L'élément Cu apparaît à une profondeur d'environ 0,3 µm à la surface du tapis de four, ce qui signifie que l'épaisseur de la couche d'étain pur est d'environ 0,3 µm après le tapis de four. L'épaisseur de la couche d'étain pur du tapis de four est de l'ordre de 0,8 µm. Compte tenu de la faible précision des tests EDS et des erreurs relativement importantes, l'étape suivante consiste à analyser davantage la composition de surface des plots à l'aide de l'AES.

2.4 analyse de la composition AES de la surface des plots

Analyser la composition de surface polaire des coussins de gaz naturel et des coussins de cuisson jetables. Les Plots ng sont dans la gamme de profondeur de 0 ~ 200nm, principalement les éléments SN et O, dans la zone de profondeur de 200 ~ 350nm, c'est un alliage cuivre - étain, presque inexistant. Couche d'étain pur; Les Plots sont principalement une couche d'étain dans la gamme de profondeur 0 ~ 140nm après le four, après quoi l'élément Cu (composé métallique) apparaît

3 Analyse et discussion

Sur la base des résultats de l'analyse ci - dessus, les raisons pour lesquelles les Plots ne peuvent pas être étamés sont résumées ci - dessous:

A). La couche d'étain pur à la surface des plots ng a été complètement consommée (la couche superficielle est oxydée et l'intérieur transformé en composé Intermétallique) et ne répond pas aux exigences de bonne soudabilité;

B). Lorsque les Plots passent une fois à travers le four, la température élevée favorise l'interdiffusion de l'étain et du cuivre, formant une couche d'alliage conduisant à un amincissement de la couche d'étain pur;

C). Les Plots ng ont déjà traversé le four une fois avant la mise en place du SMT. Pendant le processus de four, l'étain de surface est oxydé. Dans le même temps, les températures élevées peuvent intensifier l'interdiffusion de l'étain et du cuivre, formant un alliage cuivre - étain, rendant la couche d'alliage cuivre - étain plus épaisse, La couche d'étain devient plus mince. Lorsque l'épaisseur de la couche d'étain est inférieure à 0,2 µm, les Plots ne garantissent pas une bonne soudabilité et des défauts d'application d'étain médiocres peuvent survenir.

4. Recommandations

(1) Utiliser l'azote comme atmosphère de protection SMT;

(2) augmenter l'épaisseur de la couche d'étain trempé de la carte PCB pour s'assurer que l'épaisseur de la couche d'étain peut encore répondre aux exigences de soudabilité après avoir traversé le four primaire.

5. Normes de référence

(1) GJB 548b - 2005 méthodes et procédures d'essai des dispositifs microélectroniques 5003 procédures d'analyse des défauts des microcircuits

(2) Méthode d'essai de soudabilité de PCB d'IPC - J - STD - 003b - 2007