Technologie PCB - Sources de décalage dans les PCB à grande vitesse

Voici une analyse et des solutions pour les sources décalées dans les PCB à grande vitesse qui, espérons - le, vous aideront tous.

La synchronisation des signaux dans les appareils numériques à grande vitesse repose sur des mesures de commutation précises provenant de circuits intégrés numériques. Il existe de nombreux facteurs qui affectent le temps de commutation du signal, et une estimation erronée augmente le taux d'erreur de code de l'appareil. Dans les appareils sans redondance, un taux d'erreur de code plus élevé peut entraîner l'arrêt du fonctionnement du PCB.

1. Temps de montée / descente du signal et biais

Les IC numériques ont une certaine capacité de sortie et une impédance caractéristique qui crée un retard lors de la commutation entre les états de commutation. Les temps de montée et de descente du signal sont généralement approximativement linéaires, mais les temps réels de montée et de descente sont exponentiels et similaires aux valeurs mesurées dans un circuit série RC simple.

Cette Approximation linéaire s'applique à des vitesses de commutation plus faibles, où la période de commutation est beaucoup plus longue que la constante de temps équivalente associée au temps de montée / descente. Les approximations linéaires ont tendance à sous - estimer le temps de commutation. Une autre approximation est le temps nécessaire pour régler la vitesse de commutation pour passer entre l'extrémité basse de l'état on et l'extrémité haute de l'état off.

Malheureusement, les deux approximations peuvent sous - estimer le temps de montée / descente approprié du signal numérique. Cela peut poser des problèmes lors du choix de la vitesse de commutation appropriée et de la synchronisation du réseau de signaux.

L'effet de la commutation du signal et la déclinaison qu'elle engendre sont doubles. Tout d'abord, il provoque une erreur dans l'heure d'arrivée du signal transmis par le ci continu. Différents ci peuvent produire des formes d'impulsions de sortie légèrement différentes et peuvent varier les impulsions de sortie en fonction d'un flux d'impulsions numériques précis. Cela crée des temps de référence différents entre les signaux, ce qui peut poser des problèmes lorsque les concepteurs synchronisent des circuits à grande vitesse.

Deuxièmement, les temps exponentiels de montée et de descente lors de la commutation entraînent une chute de la tension de sortie vers une marge ou une zone non définie du bruit. Si vous essayez de conduire un PCB à un débit de données similaire à une constante de temps RC valide, vous augmentez le taux d'erreur.

Lorsque le débit de données est supérieur à ~ 100 Mbps, le biais doit être réduit en utilisant une horloge de transfert ou intégrée dans le PCB. Dans la plupart des conceptions à haute vitesse, les signaux sont routés en paires différentielles pour réduire la diaphonie. Cela nécessite une compensation de biais précise entre les branches positives et négatives de la paire de traces dans le réseau de signaux différentiels. Avant que la dégradation du signal ne devienne un problème majeur, les débits de données Gbps ou plus élevés ne permettent probablement que quelques picosecondes de biais.

2. Influence du substrat de la carte et de la capacité parasite

En considérant les traces conductrices flottant dans le vide, une simulation simple permet de prendre en compte la déviation du signal numérique. Une meilleure Simulation tiendra compte de la présence du substrat, ce qui crée une capacité parasite entre les conducteurs adjacents. Cette capacité parasite peut être considérée comme un condensateur parallèle qui augmente la capacité totale d'une trace donnée. Cela augmentera la constante de temps RC effective et augmentera le biais.

À mesure que la densité d'interconnexion augmente, la capacité parasite ne fait qu'augmenter davantage. Ces circuits ont un espacement plus étroit entre les traces, ce qui entraîne une capacité parasite plus élevée. Un ajustement approprié de la largeur de la piste est nécessaire pour s'assurer que la piste peut être adaptée correctement en impédance lors de la conception.

Dans les PCB multicouches, la résine époxy et la tresse de verre dans le substrat de PCB affectent également le biais. En raison des limitations de fabrication de PCB, les motifs tissés ne sont presque jamais alignés avec chaque trace. Au lieu de cela, la tresse et les pistes seront alignées selon un certain angle et cet angle affectera le biais en créant un retard de phase. Le décalage latéral entre le motif tissé et les traces affecte également le biais.

Dans le domaine temporel, cela affecte le retard de propagation du signal dans une trajectoire donnée. Dans ces cas, les biais sont généralement quantifiés en PS / pouce. Une piste plus longue accumulera une plus grande déviation, qui peut atteindre quelques picosecondes pour une piste de longueur moyenne. Cela augmente considérablement la probabilité de dégradation du signal dans les appareils fonctionnant en Gbps. Les stratifiés haute vitesse sont souvent utilisés pour compenser ces problèmes de dégradation du signal dans les PCB multicouches.

3. Il y a des traces incompatibles sur le PCB

Dans la conception de PCB, les décalages temporels causés par des longueurs inégales ou des retards de propagation sont généralement compensés par des lignes de trace de mot Z. Un réseau de signaux avec des longueurs de piste non adaptées peut faire correspondre toutes les longueurs de piste à la plus longue du réseau. Il est nécessaire d'ajouter une courbe à une piste plus courte pour augmenter sa longueur.