L'actualité PCB - Points clés de conception de carte de circuit FPGA haute vitesse

Dans la conception de la carte PCB, pour minimiser la diaphonie, la disposition des lignes microruban et ruban peut suivre plusieurs directives. Pour une disposition de ligne à double bande, le câblage est effectué sur deux couches de panneaux internes avec des surfaces de référence de tension des deux côtés. A ce stade, il est préférable d'utiliser une technique de câblage Orthogonal pour tous les fils des couches adjacentes afin de maximiser la distance entre les deux couches de signal. L'épaisseur du matériau diélectrique et minimise la distance entre chaque couche de signal et son plan de référence adjacent tout en conservant l'impédance requise.

Guide de câblage pour lignes microruban ou ruban

Le pas de trace est au moins trois fois l'épaisseur de la couche diélectrique entre les couches de câblage de la carte; Il est préférable d'utiliser un outil de simulation à l'avance pour simuler son comportement.

Pour les réseaux critiques à haut débit, utilisez une Topologie différentielle plutôt qu'une topologie à extrémité unique pour minimiser l'impact du bruit en mode commun. Dans les limites de la conception, essayez de faire correspondre les broches positives et négatives du chemin du signal différentiel.

Réduire l'effet de couplage des signaux à une seule extrémité en laissant un espacement approprié (plus de trois fois la largeur de la piste) ou en câblage sur différentes couches de carte (câblage des couches adjacentes Orthogonal entre eux). En outre, l'utilisation d'outils de simulation est également un excellent moyen de répondre aux exigences d'espacement.

Minimise la longueur parallèle entre les signaux de terminaison de signal.

Convertir le bruit simultanément

Lorsque les débits d'horloge et d'E / s augmentent, le nombre de transitions de sortie diminue d'autant et les courants transitoires lors de la décharge et de la charge du trajet du signal augmentent d'autant. Ces courants peuvent provoquer un phénomène de rebond de masse au niveau de la carte, c'est - à - dire une montée / descente instantanée de la tension de masse / VCC. Un courant transitoire important d'une source d'alimentation non idéale provoquera une chute instantanée de VCC (VCC down ou creux). Quelques bonnes règles de conception de carte sont données ci - dessous pour aider à réduire l'impact de ces bruits de conversion simultanés.

Cette figure montre le nombre de signaux, d'alimentations et de couches de mise à la terre recommandés lors de la pleine utilisation des E / s disponibles.

Configurez les broches d'E / s inutilisées comme broches de sortie et Pilotez - les avec une faible tension pour réduire le rebond de la terre.

Minimisez le nombre de broches de sortie converties simultanément pour les répartir uniformément dans la section FPGA I / O.

La sortie FPGA sélectionne un faible taux de conversion lorsqu'un taux de Edge élevé n'est pas requis.

Un VCC est inséré entre les plans de masse des cartes PCB multicouches pour éliminer l'impact des traces à grande vitesse sur chaque couche.

L'utilisation de toutes les couches de la plaque pour VCC et la masse minimise la résistance et l'inductance de ces plans, fournissant ainsi une source à faible inductance avec une capacité et un bruit plus faibles et renvoyant un signal logique sur la couche de signal adjacente à ces plans.

Pré - Accentuation, égalisation

La fonction d'émetteur - récepteur haute vitesse du FPGA le plus avancé en fait un composant de système programmable sur puce hautement efficace, tout en posant des défis uniques aux concepteurs de cartes. Un problème clé, en particulier en ce qui concerne l'agencement, est la perte de transmission liée à la fréquence, qui est principalement causée par des effets cutanés et des pertes diélectriques. Lorsqu'un signal à haute fréquence est transmis sur la surface d'un conducteur, comme une trace de PCB, il y a un effet de chimiotaxie dû à la Self - induction du fil. Cet effet réduit la surface de conduction effective du fil et affaiblit la composante haute fréquence du signal. Les pertes diélectriques sont causées par l'effet capacitif du matériau diélectrique entre les couches. L'effet de chimiotaxie est proportionnel à la racine carrée de la fréquence et les pertes diélectriques sont proportionnelles à la fréquence; Les pertes diélectriques sont donc le principal mécanisme de perte de l'atténuation du signal haute fréquence.

Plus le débit de données est élevé, plus l'effet de chimiotaxie et les pertes diélectriques sont graves. Une réduction du niveau du signal sur la liaison est acceptable pour les systèmes à 1 Gbps, mais pas pour les systèmes à 6 Gbps. Cependant, les émetteurs - récepteurs actuels ont des fonctions de préaccenturation de l'émetteur et d'égalisation du récepteur pour compenser la distorsion du canal haute fréquence. Ils peuvent également améliorer l'intégrité du signal et assouplir les restrictions sur la longueur des traces. Ces technologies de régulation du signal prolongent la durée de vie des matériaux fr - 4 standard et peuvent supporter des débits de données plus élevés. En raison de l'atténuation du signal dans le matériau fr - 4, la longueur de piste autorisée est limitée à quelques pouces lorsqu'elle fonctionne à 6375 Gbit / S. Les fonctions de pré - pesage et d'égalisation peuvent l'étendre à plus de 40 pouces.

Certains FPGA hautes performances intègrent des fonctions de pré - pesage et d'égalisation programmables, telles que les dispositifs stratix II GX, afin qu'ils puissent utiliser des matériaux fr - 4, assouplissant la longueur maximale des pistes et d'autres restrictions de mise en page, et réduisant le coût des cartes PCB. La fonction de pré - Accentuation permet de renforcer efficacement la composante haute fréquence du signal. Le circuit de préaccenturation à 4 prises de la stratix II GX permet de réduire la diffusion des composantes du signal (espace d'étalement d'un bit à l'autre). Le circuit de pré - Accentuation peut fournir une pré - Accentuation maximale de 500%. Chaque prise peut être optimisée jusqu'à 16 niveaux en fonction du débit, de la longueur de la piste et des caractéristiques du lien.

Le récepteur stratix II GX comprend un étage de gain et un égaliseur linéaire pour compenser l'atténuation du signal. En plus de l'étage de gain d'entrée, le dispositif permet au concepteur de carte d'avoir un niveau d'égalisation maximal de 17 DB et peut utiliser n'importe lequel des 16 étages d'égalisation pour surmonter les problèmes de perte de carte. Les fonctions d'égalisation et de pré - Accentuation peuvent être utilisées dans un environnement de concert ou pour optimiser individuellement des liens spécifiques.

Les concepteurs peuvent modifier les phases de pré - Accentuation et d'égalisation dans le FPGA stratix II GX lorsque le système est en cours d'exécution ou lorsque la carte est configurée après avoir été insérée dans le fond de panier ou un autre châssis. Cela donne aux concepteurs de systèmes la possibilité de régler automatiquement les niveaux de pré - Accentuation et d'égalisation à des valeurs prédéterminées. En outre, ces valeurs peuvent également être déterminées dynamiquement en fonction de la fente sur laquelle la carte est insérée dans le châssis ou la plaque arrière.

Problèmes EMI et débogage

Les perturbations électromagnétiques induites par une carte de circuit imprimé sont directement proportionnelles aux variations de courant ou de tension au cours du temps et à l'Inductance série du circuit. La conception efficace de la carte peut minimiser l'EMI, mais ne l'élimine pas nécessairement complètement. L'élimination des signaux "intrus" ou "chauds" et l'envoi de signaux par référence appropriée au plan du sol contribuent également à réduire l'IME. Enfin, l'utilisation de composants montés en surface couramment disponibles sur le marché aujourd'hui est également un moyen de réduire l'EMI.

Il devient de plus en plus difficile de déboguer et de tester des conceptions complexes de circuits imprimés à grande vitesse, car certaines méthodes traditionnelles de débogage de cartes, telles que les sondes de test et les testeurs à « clou bed», peuvent ne pas convenir à ces conceptions. Cette nouvelle conception à haute vitesse peut tirer parti des outils de test JTAG avec des fonctionnalités de programmation dans le système et des capacités d'auto - test intégrées que les FPGA peuvent avoir. Les concepteurs doivent utiliser les mêmes directives pour définir le signal d'entrée d'horloge de test JTAG (TCK) sur l'horloge système. En outre, il est également très important de minimiser la longueur de la piste de la chaîne de balayage JTAG entre la sortie de données de test d'un dispositif et l'entrée de données de test d'un autre dispositif.

Pour une conception réussie avec un FPGA haute vitesse intégré, vous avez besoin de pratiques de conception de carte haute vitesse complètes et d'une compréhension complète des fonctionnalités du FPGA, telles que l'arrangement des broches, les matériaux et l'empilement de la carte, la disposition de la carte et les modes de terminal. Il est également très important d'utiliser rationnellement les fonctions de pré - Accentuation et d'égalisation de l'émetteur - récepteur intégré. Les points ci - dessus peuvent être combinés pour obtenir une conception fiable avec une fabricabilité stable. Un examen attentif de tous ces facteurs, associé à une simulation et une analyse correctes, peut minimiser les risques d'accidents sur les prototypes de cartes et aider à réduire la pression sur les projets de développement de cartes.