Siempre que se cumplan los requisitos funcionales del circuito, se utilizarán en la medida de lo posible elementos con umbrales de tensión de alta sensibilidad. Porque la sensibilidad de descarga estática de la placa de circuito impreso está determinada por los componentes de la placa de circuito con el umbral de voltaje sensible más bajo. Además de lograr la elección correcta, hay que tener en cuenta que los umbrales de tensión sensibles de los componentes con las mismas funciones y modelos pero con diferentes fabricantes de PCB pueden variar mucho. Los componentes del mismo fabricante de PCB pero con diferentes lotes de producción también pueden ser diferentes.
1: limitar la corriente de salida puede evitar el efecto de bloqueo del circuito CMOS
El efecto de bloqueo es un modo de falla único en los circuitos cmos. Esto se debe a que el circuito CMOS tiene un transistor PNP parasitario y un transistor NPN en su estructura interna, y entre ellos se forma una estructura de tirón PNP parasitario, por lo que el efecto de bloqueo del circuito CMOS a veces es
También se llama efecto tirón. Esta estructura de retroalimentación positiva entrelazada puede ser desencadenada por factores externos, como la descarga estática, donde la corriente fluye sobre el tubo PNP (o tubo npn) y luego se amplifica a través de otro tubo NPN parasitario (o tubo pnp), que se hace cada vez más grande debido a la retroalimentación positiva y finalmente se quema. Se puede ver que limitar la corriente eléctrica para que no alcance el nivel de mantener el Estado de bloqueo es uno de los problemas a tener en cuenta en el diseño de placas de circuito impreso por dispositivos cmos. La solución común es usar resistencias para aislar cada terminal de salida de su cable y usar dos diodos de conmutación de alta velocidad para sujetar a vdd (fuente de alimentación de drenaje) y VSS (fuente de alimentación de fuente) a través del cable.
2: uso de redes filtradas
A veces se necesitan cables de entrada largos entre el sistema de circuitos CMOS y los contactos mecánicos, lo que aumenta la posibilidad de interferencia electromagnética y debe considerarse una red de filtros. Al mismo tiempo, las líneas de entrada largas deben ir acompañadas de grandes condensadores distribuidos e inductores distribuidos, lo que facilita la formación de oscilaciones autoexcitadas lc, especialmente cuando hay un voltaje oscilante negativo en la entrada, lo que puede conducir a una protección.
Los diodos de la red se quemaron. La solución a este problema es conectar una resistencia en serie en el extremo de entrada. Su resistencia se puede seleccionar de acuerdo con la fórmula R = vdd / 1ma. Por ejemplo, cuando vdd = 10v, R = 10k.
3: red RC
En la medida de lo posible, para los terminales de entrada sensibles de los dispositivos bipolares, se puede utilizar una red RC compuesta por resistencias de mayor resistencia y condensadores de al menos 100 PF para reducir el impacto de la descarga estática. Sin embargo, si las características del circuito lo requieren, se pueden usar dos diodos paralelos para cortocircuito la entrada al suelo, que pueden sujetarse a 0,5v en cualquier polo. De esta manera, se reduce la interferencia con las características de entrada.
4: evite los pines de entrada flotantes de los dispositivos CMOS
Evite flotar los terminales de entrada de los dispositivos CMOS que han sido soldados a la placa de circuito. Al mismo tiempo, tenga en cuenta que no se permite la flotación de todos los cables de entrada redundantes no utilizados en los dispositivos cmos. Esto se debe a que una vez que el terminal de entrada se mantenga flotante, el potencial de entrada estará en un Estado inestable, lo que no solo destruirá la relación lógica normal del circuito, sino que también causará una ruptura estática y ruido externo debido a su alta resistencia de entrada.
Interferencia acústica y otros fenómenos. Los terminales de entrada redundantes se procesarán por separado de acuerdo con la función del circuito. Por ejemplo, los terminales de entrada redundantes de los circuitos de puerta y Puerta NAND deben conectarse a Vd o alto nivel; Los terminales de entrada redundantes de las puertas or y Nor deben conectarse a VSS o bajo nivel.