Leiterplattentechnisch - Übergang von PROTEL zu ALLEGRO

Mit der zunehmenden Komplexität des Leiterplattendesigns und der steigenden Nachfrage nach Hochgeschwindigkeits-Leiterplattendesign entscheiden sich immer mehr Leiterplattendesigner und Designteams für Cadences Designplattformen und -werkzeuge. Da es jedoch kein direktes Konvertierungstool für Protel-Daten in Cadence-Daten gibt, war die Konvertierung der vorhandenen Konstruktionsdaten basierend auf der Protel-Plattform in die Cadence-Plattform seit langem ein Problem für Designer im Plattformkonvertierungszeitraum.

Auf Basis der Langzeitrealität, kombiniert mit den Eigenschaften bestehender Werkzeuge, wird eine Methode zur Umwandlung von Protel-Schaltplänen und Leiterplatten auf die Cadence-Plattform bereitgestellt.

1. Verwendete Werkzeuge

a) Protel DXP SP2

b) Cadence Design Systems, Inc. Capture CIS

c) Cadence Design Systems, Inc. Orcad Layout

d) Cadence Design Systems, Inc. Layout2allegro

e) Cadence Design Systems, Inc. Allegro

f) Cadence Design Systems, Inc. Specctra

2. Protel-Schaltpläne für Cadence Design Systems, Inc. Capture CIS

Wir können die neuen Funktionen von Protel DXP SP2 nutzen, um die Konvertierung von Protel Schaltplänen zu realisieren. Durch diese Funktion können wir Protel-Schaltpläne direkt in Capture CIS umwandeln.

Hier schlagen wir nur einige Vorsichtsmaßnahmen vor, die in der Praxis zusammengefasst wurden.

1) Wenn Protel DXP die Capture DSN-Datei ausgibt, werden keine Paketinformationen ausgegeben. In Capture sehen wir, dass die PCB Footprint Attribute aller Komponenten leer sind. Dies erfordert, dass wir den Komponenten Verpackungsinformationen manuell hinzufügen, was auch die zeitaufwendigste Arbeit im gesamten Umbauprozess ist. Achten Sie beim Hinzufügen von Paketinformationen darauf, die Paketkonsistenz mit Protel PCB-Design und Cadences Beschränkungen bei der Paketbenennung aufrechtzuerhalten. Beispielsweise wird ein Widerstand, dessen Gehäuse in Protel AXIAL0.4 ist, in der später beschriebenen Konvertierung der Paketbibliothek auf AXIAL04 geändert. Dies liegt daran, dass Cadence "." im Paketnamen nicht zulässt; Ein weiteres Beispiel ist der DB9-Stecker, der in Protel als DB9RA/F verpackt ist, wird in DB9RAF geändert. Wenn wir also Paketinformationen zu Komponenten in Capture hinzufügen, müssen wir diese Namensänderungen berücksichtigen.

2) Die versteckten Pins oder Pin-Nummern einiger Geräte gehen während des Konvertierungsprozesses verloren und müssen in Capture mit der Bibliotheksbearbeitungsmethode hinzugefügt werden. Im Allgemeinen sind die Geräte, die leicht zu verlieren sind Pin-Nummern diskrete Geräte wie Widerstände und Kondensatoren.

3) Im hierarchischen Design muss der zwischen den Modulen verbundene Bus in Capture benannt werden. Selbst wenn ein solcher Bus im übergeordneten Design in Protel benannt wurde, muss er in Capture neu erstellt werden, um die Verbindung sicherzustellen.

4) Achten Sie bei Geräten mit mehreren Teilen in einer Verpackung darauf, ihre Tagnummern zu ändern. Zum Beispiel eine 74ls00, die zwei Türen in Protel verwendet, sind die Standortnummern U8A, U8B. Solche Informationen gehen bei der Konvertierung verloren und müssen erneut hinzugefügt werden.

Grundsätzlich beachten Sie die oben genannten Punkte, mit Hilfe von Protel DXP können wir Protel Schaltpläne in Capture umwandeln. Darüber hinaus bietet dies eine Möglichkeit, die vorhandene Protel Schaltplan-Symbolbibliothek in Capture umzuwandeln.

3. Konvertierung der Protel-Paketbibliothek

Mit Protel für PCB-Design für eine lange Zeit, werden wir immer eine riesige Protel-Paketbibliothek sammeln, die in der Praxis getestet wurde. Wenn die Design-Plattform geändert wird, bereitet es immer Kopfschmerzen, wie diese Paketbibliothek beibehalten wird. Hier werden wir Orcad Layout und das kostenlose Cadence Tool Layout2allegro verwenden, um diese Arbeit abzuschließen.

1) Legen Sie das PCB-Paket in eine leere PCB in Protel und geben Sie die PCB-Datei im Protel PCB 2.8 ASCII-Format aus;

2) Verwenden Sie Orcad Layout, um diese Protel PCB 2.8 ASCII Datei zu importieren;

3) Verwenden Sie Layout2allegro, um die generierte Layout MAX-Datei in Allegro BRD-Datei zu konvertieren;

4) Als nächstes verwenden wir die Exportfunktion von Allegro, um die Paketbibliothek und die Pad-Bibliothek auszugeben, und die Konvertierung der Protel-Paketbibliothek nach Allegro ist abgeschlossen.

4. Umwandlung von Protel PCB in Allegro

Mit der Grundlage der beiden vorangegangenen Schritte können wir von Protel PCB auf Allegro umstellen. Dieser Umwandlungsprozess ist genauer gesagt ein Prozess der Designreproduktion. Wir werden das Layout und die Routing von Protel PCB in Allegro reproduzieren.

1) Übergeben der im zweiten Schritt von Capture generierten Allegro-Netzliste an Allegro BRD als Ausgangspunkt für unsere Reproduktionsarbeiten;

2) Zuerst möchten wir das Gerätelayout reproduzieren. Ausgabe Platzieren Sie die Datei in Protel, diese Datei enthält vollständige Informationen zu Geräteposition, Drehwinkel und Platzierungsebene. Wir können es in Allegro's Placement Datei durch einfache manuelle Änderung konvertieren. Importieren Sie diese Placement-Datei in Allegro, und wir können das Layout bekommen.

3) Um die Verkabelungsinformationen wiederherzustellen, sollte Specctra als Brücke verwendet werden. Exportieren Sie zunächst die Specctra DSN-Datei mit Verkabelungsinformationen aus Protel. Bei dieser DSN-Datei sollten wir auf die folgenden 2-Punkte achten:

4) Die Benennung der Ebenen in Protel unterscheidet sich von der in Allegro. Bitte achten Sie auf die Verwendung eines Texteditors, um entsprechende Änderungen vorzunehmen. Zum Beispiel sind die oberen und unteren Schichten in Protel Toplayer und Bottomlayer, während in Allegro diese beiden Schichten einst TOP und BOTTOM genannt wurden;

5) Achten Sie darauf, die Definition des Via in Specctra zu überprüfen und fügen Sie es zu Allegros Regeln hinzu. Definieren Sie Vias in Allegro, um Verdrahtungsinformationen von Specctra auszugeben. Sie können Sitzungs-, Leitungs- und Routendateien verwenden. Es wird empfohlen, die Routendatei zu verwenden und dann die Verdrahtungsinformationen zu uns und die Allegro-Leiterplatte zu importieren, die das Layout reproduziert, und wir sind von der Protel-Konvertierung der Leiterplatte in Allegro BRD erledigt.

Umwandlungsmethode von Protel in Allegro

Mit der rasanten Entwicklung der heutigen IT-Branche steigen die Anforderungen an Hardware-Equipment immer weiter. Hardware-Designer stehen vor dem Problem, wie Hochgeschwindigkeits- und High-Density-Leiterplatten zu entwerfen. Wenn Arbeiter ihre Arbeit gut machen wollen, müssen sie, wie es heißt, zuerst ihre Werkzeuge schärfen. Aus diesem Grund verzichten immer mehr Designer auf Low-End-PCB-Design-Tools und wählen Hochleistungs-PCB-EDA-Software von Unternehmen wie Cadence.

Aber diese Art von Veränderung wird unweigerlich Probleme der einen oder anderen Art hervorrufen. Durch frühzeitigen Kontakt und Einsatz gibt es eine große Anzahl von Protel-Anwendern in China. Wenn sie sich für Cadence Hochgeschwindigkeits-PCB-Lösungen entscheiden, stehen sie alle vor dem Problem, ihre Protel-Designs in Cadence PCB-Design-Software zu transplantieren.

Die Probleme, die in diesem Prozess auftreten, können grob in zwei Arten unterteilt werden: Erstens ist das Design nicht sehr kompliziert, und der Designer möchte nur die leistungsstarke automatische Verdrahtungsfunktion von Cadence CCT verwenden, um die Verdrahtungsarbeiten abzuschließen; Das andere ist, dass das Design komplex ist, und der Designer muss sich auf Signal-zu-Rausch Analyse Tools verlassen, um das Design von Signal-zu-Rausch zu simulieren, die Verdrahtungstopologie des Netzwerks und andere Aufgaben einzurichten.

Für den ersten Fall ist die Umwandlungsarbeit relativ einfach, Sie können das von Protel oder Cadence bereitgestellte Konvertierungswerkzeug verwenden, um diese Arbeit abzuschließen. Für den zweiten Fall ist die auszuführende Arbeit relativ kompliziert, und die Methode dieser Umwandlung wird unten kurz vorgestellt.

Das Analyseobjekt des Signal-Rausch-Analysetools Cadence ist die brd-Datei von Cadence Allegro, und Allegro kann Netzlisten von Drittanbietern lesen, die seinen Anforderungen entsprechen. Die von Protel ausgegebenen Telexis-Format-Netzlisten erfüllen Allegros Anforderungen an Drittanbieter-Netzlisten, sodass Sie Protel-Dateien in Allegro einspritzen können.

Hier sind zwei Punkte für die Aufmerksamkeit des Lesers. Erstens erlauben Allegro-Netzlisten von Drittanbietern "." im Abschnitt $PACKAGE nicht; Zweitens verwenden wir in Protel die Form von BasName[0:N], um den Bus zu repräsentieren, und BasName[x] um ein Signal im Bus darzustellen. Die Darstellung eines Signals im Bus in der Allegro Drittanbieter-Netzliste ist Bas NameX. Leser können diese Probleme lösen, indem sie die Telexis-Netzlistenausgabe von Protel direkt modifizieren.

Allegro benötigt auch die Gerätebeschreibungsdatei Device.txt für jeden Gerätetyp, wenn die Netzliste eines Drittanbieters injiziert wird. Das Format ist wie folgt:

Paket: Pakettyp

Klasse: classtype

Pincount: total pinnumber

Eingeklemmt: ...

Die häufig verwendeten Gegenstände sind PACKAGE, CLASS und PINCOUNT. PACKAGE beschreibt das Paket des Geräts, aber Allegro verwendet das PACKAGE Element in der Netzliste und ignoriert dieses Element in der Gerätebeschreibungsdatei, wenn die Netzliste injiziert wird. CLASS bestimmt den Gerätetyp für die Signal-Rausch-Analyse. Cadence unterteilt das Gerät in drei Kategorien: IC, IO und DISCRETE. PINCOUNT gibt die Anzahl der Pins des Geräts an. Für die meisten Geräte reicht es aus, diese drei Elemente in die Datei Device.txt aufzunehmen.

Mit Drittanbieter-Netzlisten und Gerätebeschreibungsdateien können wir den Schaltplan in Protel in die Cadence PCB Design Software in Form einer Netzliste ersetzen. Dann können Designer Cadence PCB-Software verwenden, um Hochgeschwindigkeits- und Leiterplatten mit hoher Dichte zu entwerfen. Die leistungsstarken Funktionen dieses Aspekts vervollständigen Ihr eigenes Design.

Wenn Sie PCB-Layoutarbeiten in Protel durchgeführt haben, kann die Skriptfunktion von Allegro das Layout in Protcl in Allegro reproduzieren. In Protel kann der Designer eine Place-Pick-Datei ausgeben, die die Position, den Drehwinkel und Informationen jedes Geräts auf der Oberseite oder Unterseite der Leiterplatte enthält. Aus dieser Datei können Sie ganz einfach eine Allegro-Skriptdatei generieren., Das Ausführen dieses Skripts in Allegro kann das Layout in Protel reproduzieren. Der C++-Code, um die Konvertierung von Place+Pick-Dateien in Allegro Script-Dateien abzuschließen, ist unten angegeben. Der Autor verwendet diesen Code und dauert nur wenige Minuten, um einen Benutzer zu übertragen. Das PCB-Layout von mehr als 800 Geräten wurde in Allegro wiedergegeben.

DATEI *fp1, *fp2;

::AfxMessageBox("hallo");

fp1=fopen("pick.txt", "rt");

if (fp1==NULL): :AfxMessageBox("Kann die Datei nicht öffnen!!");

fp2=fopen("place.txt","wt");

if (fp2==NULL): :AfxMessageBox("Kann die Datei nicht erstellen!!");

char refdes[5], pattern[5];

float midx,midy,refx,refy,padx,pady,rotation;

char tb[1];

char tmp="";

fprintf(fp2,"%sn", "# Allegro script");

fprintf(fp2,"%sn", "version 13.6");

fprintf(fp2,"%sn", "place refdes");

while (!feof(fp1)){

fscanf(fp1,"%s", refdes);

fscanf(fp1,"%s", Muster);

fscanf(fp1,"%f", &midx);

fscanf(fp1,"%f", &midy);

fscanf(fp1,"%f", &refx);

fscanf(fp1,"%f", &refy);

fscanf(fp1,"%f", &padx);

fscanf(fp1,"%f", &pady);

fscanf(fp1,"%s", tb);

fscanf(fp1,"%f", &rotation);

fprintf(fp2, "fillin%c%s%c n",tmp,refdes,tmp);

if (Rotation!=0) {

fprintf(fp2, "rotieren");

fprintf(fp2, "iangle%fn", Rotation);

};

char yy=tb[0];

if (yy!='T') fprintf(fp2, "pop mirrorn");

fprintf(fp2, "pick%f%f n", padx,pady);

fprintf(fp2, "next n");

};

fprintf(fp2, "done");

fclose(fp1);

fclose(fp2);

Das obige stellt kurz die Umwandlungsmethode von Protel nach Allegro vor, und ich hoffe, dass sie für die Designarbeit der Leser hilfreich sein kann.