PCB科技 - 經驗總結：PCB佈線技能

佈局 是最基本的工作技能之一 印刷電路板設計 工程師. 質量 裝電線 將直接影響整個系統的效能. 大多數高速設計理論必須通過 佈局. 可以看出 裝電線 is very important in 高速印刷電路板設計. 下麵將分析實際中可能遇到的一些情况的合理性 裝電線, 並給出了一些更優化的路由策略. 主要從3個方面進行說明：直角 裝電線, 有差別的 裝電線, 和蛇形線條.

1.、直角佈線

直角 裝電線 通常情况下，在 印刷電路板裝電線, 它幾乎已經成為衡量產品品質的標準之一 裝電線. 那麼直角會有多大的影響呢 裝電線 接通訊號傳輸? 原則上, 直角佈線將改變傳輸線的線寬, 導致阻抗不連續. 事實上, 不僅是直角佈線, 還有轉角, 銳角佈線可能導致阻抗變化. 直角的影響 裝電線 對訊號的影響主要體現在3個方面：一是轉角處可以等效為輸電線路上的電容性負載, 這會减慢上升時間； 二是阻抗不連續會引起訊號反射； 第3個是生成直角尖端. EMI公司公司.

傳輸線直角引起的寄生電容可通過以下經驗公式計算：在上述公式中，C=61W（Er）1/2./Z0，C為轉角處的等效電容（組織：pF），W為走線寬度（組織：英寸），εr為介質的介電常數， Z0是傳輸線的特性阻抗。 例如，對於4Mils 50 ohm傳輸線（<µr=4.3），直角帶來的電容約為0.0101pF，然後可以估計由此引起的上升時間變化：T10-90%=2.2*C*Z0/2=2.2*0.0101*50/2=0.556ps

通過計算可以看出，直角佈線帶來的電容效應非常小。 隨著直角跡線線寬的新增，那裡的阻抗會降低，囙此會出現一定的訊號反射現象。 我們可以根據傳輸線一章中提到的阻抗計算公式計算線寬新增後的等效阻抗，然後根據經驗公式計算反射係數：Ï=（Zs-Z0）/（Zs+Z0）。 通常，直角佈線引起的阻抗變化在7%~20%之間，囙此最大反射係數約為0.1。 此外，可以看出，傳輸線的阻抗在W/2線的長度期間變化到最小值，然後在W/2時間之後恢復到正常阻抗。 整個阻抗變化時間非常短，通常在10ps以內。 對於一般訊號傳輸來說，快速和微小的變化幾乎可以忽略不計。

許多人對直角佈線有這種理解，並認為尖端容易發射或接收電磁波並產生EMI。 這也成為許多人認為直角佈線無法佈線的原因之一。 然而，許多實際測試結果表明，直角軌跡不會比直線產生明顯的電磁干擾。 也許當前的儀器效能和測試水准限制了測試的準確性，但至少它說明了一個問題。 直角佈線的輻射已經小於儀器本身的測量誤差。

一般來說，直角佈線並不像想像的那麼可怕。 至少在GHz以下的應用中，TDR測試幾乎不能反映電容、反射、EMI等任何影響。 高速印刷電路板設計工程師的重點仍然應放在佈局、電源/接地設計和佈線設計上。 通孔和其他方面。 當然，雖然直角佈線的影響不是很嚴重，但這並不意味著我們將來都可以使用直角佈線。 注重細節是每一位優秀工程師必須具備的基本素質。 此外，隨著數位電路的快速發展，印刷電路板工程師處理的訊號頻率也將不斷增加，對於10GHz以上的射頻設計領域，這些小直角可能成為高速問題的焦點。

2差動接線

Differential signal (Differential Signal) is more 和 more widely used in high-speed 電路設計. 電路中最關鍵的訊號通常採用差分結構設計. 是什麼讓它如此受歡迎? 如何確保其在 印刷電路板設計? 這兩個問題, 我們繼續討論下一部分. 什麼是差分訊號? 用外行的話來說, 驅動端發送兩個相等且反向的訊號, 接收端通過比較兩個電壓之間的差值來判斷邏輯狀態“0”或“1”. 攜帶差分訊號的一對記錄道稱為差分記錄道.

與普通單端訊號道相比，差分訊號在以下3個方面具有最明顯的優勢：

a、抗干擾能力强，因為兩條差分記錄道之間的耦合非常好，當有來自外部的雜訊干擾時，它們幾乎同時耦合到兩條線，接收端只關心兩個訊號之間的差异。 囙此，可以完全消除外部共模雜訊。

b、它可以有效地抑制電磁干擾。 出於同樣的原因，由於兩個訊號的極性相反，它們輻射的電磁場可以相互抵消。 耦合越緊密，釋放到外部世界的電磁能量就越少。

c、定時定位準確。 由於差分訊號的開關變化位於兩個訊號的交叉點，與普通單端訊號不同，普通單端訊號取決於高閾值電壓和低閾值電壓，囙此受過程和溫度的影響較小，可以减少定時誤差。， 它也更適用於具有低幅度訊號的電路。

The current popular LVD (ow voltage 有差別的 signaling) refers to this small amplitude differential signaling technology. 對於 印刷電路板 工程師, 最令人關注的是如何確保這些優勢的差异化 裝電線 可在實際中充分利用 裝電線. 也許任何與 佈局 瞭解差速器的一般要求 裝電線, 那就是, “等長等距”. The equal length is to ensure that the two differential signals keep the opposite polarity at all times 和 reduce the common mode component; the equal distance is mainly to ensure that the differential impedance of the two is consistent and reduce the 反射. “盡可能接近”有時是差速器的要求之一 裝電線. 但所有這些規則都不是機械地應用的, 許多工程師似乎仍然不瞭解高速差分訊號傳輸的本質. 以下重點介紹了 印刷電路板 差動訊號設計.

誤解1：認為差分訊號不需要接地層作為返回路徑，或者差分記錄道為彼此提供返回路徑。 造成這種誤解的原因是他們被表面現象所迷惑，或者高速訊號傳輸的機制不够深入。 從接收端的結構可以看出，電晶體Q3和Q4的發射極電流相等且相反，它們在地面上的電流正好相互抵消（I1=0），囙此差分電路具有類似的地面反彈和其他可能存在的情况，它對電源和接地層上的雜訊訊號不敏感。 接地板的部分返回取消並不意味著差分電路不使用基準面作為訊號返回路徑。 事實上，在訊號返回分析中，差分接線和普通單端接線的機理是相同的，即高頻訊號總是沿著電感最小的回路回流，最大的區別是，除了對地耦合之外，差分線路也有相互耦合。 哪種耦合强，哪一種成為主要的返回路徑。

在裡面 印刷電路板電路設計, 差分記錄道之間的耦合通常很小, 通常僅占耦合度的10-20%, 更重要的是與地面的耦合, 所以微分軌跡的主返回路徑仍然存在於地平面上. . 當地平面中存在不連續時, 差分記錄道之間的耦合將在沒有基準面的區域提供主回路. 雖然基準面的不連續性對微分跡線的影響不如普通單端跡線嚴重, 它仍將降低差分訊號的質量並新增EMI, 應盡可能避免. 一些設計者還認為，在差分傳輸中，可以移除差分軌跡下的基準面，以抑制部分共模訊號, 但這種方法在理論上並不可取. 如何控制阻抗? 不要為共模訊號提供接地阻抗回路, 這將不可避免地導致EMI輻射, 這種做法更有害.

誤解2：人們認為保持等間距比匹配線長更重要. 在實際 印刷電路板佈局, 它往往無法同時滿足差分設計的要求. 由於引脚分佈等因素的存在, 過孔, and 裝電線 space, 必須使用適當的繞組，以達到線路長度匹配的目的, 但結果必然是，差分對的某些區域不能平行. 現在我們該怎麼辦? 哪種選擇? 得出結論之前, 讓我們看一下以下類比結果. 根據以上類比結果, 可以看出，方案1和方案2的波形幾乎一致, 那就是 to say, 間距不均造成的影響最小. 相比之下, 線路長度不匹配對定時的影響更大. (（方案3）). 從理論分析, 儘管不一致的間距會導致差動阻抗改變, 因為差分對之間的耦合本身並不重要, 阻抗變化範圍也很小, 通常在10%以內, 這只相當於一次通過. 孔引起的反射不會對訊號傳輸產生重大影響. 一旦線路長度不匹配, 除了定時偏移, 在差分訊號中引入共模分量, 這會降低訊號質量並新增EMI. 可以說，設計中最重要的規則 印刷電路板 differential 裝電線 是匹配的行長度, 可根據設計要求和實際應用靈活處理其他規則.

誤解3：認為差動接線必須非常緊密。 保持差分軌跡接近無非是為了增强它們之間的耦合，這不僅可以提高抗噪性，還可以充分利用磁場的相反極性來抵消對外界的電磁干擾。 雖然這種方法在大多數情况下非常有益，但它不是絕對的。 如果我們能够確保它們完全遮罩外部干擾，那麼我們就不再需要通過彼此的强耦合來實現抗干擾。 以及抑制電磁干擾的目的。 我們如何確保差分記錄道的良好隔離和遮罩？ 新增與其他訊號記錄道的間距是最基本的方法之一。 電磁場能量隨距離的平方而减小。 通常，當行距超過線寬的4倍時，它們之間的干擾非常弱。 基本上可以忽略它。 此外，通過地平面隔離也能起到良好的遮罩作用。 這種結構通常用於高頻（10g以上）IC封裝印刷電路板的設計。 它被稱為cpw結構，可以確保嚴格的差分阻抗。 控制裝置（2z0）< span=“”>

差分記錄道也可以在不同的訊號層中運行，但通常不建議使用這種方法，因為不同層產生的阻抗和過孔的差异會破壞差分模式傳輸的效果，並引入共模雜訊。 此外，如果相鄰兩層不緊密耦合，則會降低差分記錄道的抗雜訊能力，但如果可以與周圍記錄道保持適當的距離，則串擾不是問題。 在一般頻率（低於GHz）下，EMI不會是一個嚴重的問題。 實驗表明，距離差分跡線500Mils處的輻射能量衰减在3米處達到60dB，足以滿足FCC電磁輻射標準，囙此設計者不必太擔心差分線耦合不足導致的電磁不相容。