精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
The circuit 印刷電路板板 layout of radio frequency (RF) circuits should be carried out on the basis of understanding the basic principles of circuit board structure, 電源接線和接地. 本文討論了相關的基本原則, 並提供了一些實用的, 經驗證的電源接線, 電力旁路和接地科技, 可以有效提高射頻設計的性能指標. 考慮到實際設計中PLL雜散訊號對功率耦合非常敏感, 接地和濾芯的位置, 本文主要研究抑制鎖相環雜散訊號的方法. 來說明問題, 本文使用 印刷電路板佈局 MAX2827 802的.11a/g收發器作為參攷設計.
圖1：星形拓撲中的Vcc佈線
什麼時候 射頻電路的設計, 電源電路的設計和電路板的佈局通常在高頻訊號路徑的設計完成後留下. 未經仔細考慮的設計, 電路周圍的電源電壓容易產生錯誤的輸出和雜訊, 這將進一步影響射頻電路的效能. 合理分配 印刷電路板 層, 星形拓撲Vcc導線的使用, 在Vcc引脚上添加適當的去耦電容器將有助於提高系統性能並獲得最佳名額.
電源接線和旁路的基本原理
智者 印刷電路板 圖層指定便於簡化後續佈線處理. 對於四層 印刷電路板 (（WLAN中常用的電路板）), 在大多數應用中, 電路板的頂層用於放置元件和射頻引線, 第二層用作系統接地, 電源部分位於第3層, 任何訊號線都可以分佈在第四層. 第二層的連續接地平面佈局是建立具有受控阻抗的射頻訊號路徑所必需的. 它還有助於實現盡可能短的接地回路, 並為第一層和第3層提供高度的電力隔離, 使兩層之間的耦合最小. 當然, other board layer definition methods can also be used (especially when the circuit board has a different number of layers), 但上述結構是一個已證明成功的例子.
圖2：不同頻率下電容器阻抗的變化
大面積的電源層可以使Vcc佈線變得容易，但這種結構通常是導致系統性能下降的保險絲。 將所有電源線連接在一個更大的平面上，將不可避免地封锁引脚之間的引脚。 雜訊傳輸。 相反，如果使用星形拓撲，不同電源引脚之間的耦合將减少。 圖1顯示了星形連接的Vcc佈線方案，該方案取自MAX2826 IEEE 802.11a/g收發器的評估板。 在圖中，建立了一個主Vcc節點，從中繪製不同分支的電源線，以向RF IC的電源引脚供電。 每個電源引脚使用獨立的引線在引脚之間提供空間隔離，這有利於减少它們之間的耦合。 此外，每條導線還具有一定的寄生電感，這正是我們想要的，它有助於過濾掉電源線上的高頻雜訊。
在使用星型拓撲Vcc引線時，還需要採取適當的功率去耦，去耦電容具有一定的寄生電感。 事實上，電容器相當於串聯RLC電路。 電容器在低頻段起主導作用，但在自激振盪頻率（SRF）下：
之後，電容器的阻抗將出現感應。 可以看出，只有當頻率接近或低於其SRF時，電容器才具有去耦效應，並且電容器在這些頻率下表現出低電阻。 圖2顯示了不同電容值下的典型S11參數。 從這些曲線中，您可以清楚地看到SRF。 還可以看出，電容越大，在較低頻率下提供的去耦效能越好（阻抗越大）。 低）。
最好在Vcc星形拓撲的主節點處放置一個大容量電容器，如2.2mF。 該電容器具有較低的SRF，這對於消除低頻雜訊和建立穩定的直流電壓非常有效。 IC的每個電源引脚都需要一個低容量電容器（如10nF），以濾除可能耦合到電源線的高頻雜訊。 對於向雜訊敏感電路供電的電源引脚，可能需要兩個外部旁路電容器。 例如：使用10pF電容器與10nF電容器並聯提供旁路，可以提供更寬的去耦頻率範圍，並嘗試消除雜訊對電源電壓的影響。 需要仔細檢查每個電源引脚，以確定需要多少去耦電容器，以及實際電路在哪個頻率點容易受到雜訊干擾。
良好的電源去耦科技與嚴格的印刷電路板佈局和Vcc引線（星形拓撲）的結合可以為任何射頻系統設計奠定堅實的基礎。 雖然在實際設計中還有其他因素會降低系統性能名額，但擁有“無雜訊”電源是優化系統性能的基本要素。
接地和通孔設計
接地層的佈局和引線也是WLAN電路板設計的關鍵，它們將直接影響電路板的寄生參數，存在降低系統性能的隱患。 射頻電路設計中沒有獨特的接地方案。 有幾種方法可以在設計中實現令人滿意的性能指標。 接地板或引線可分為類比信號接地和數位信號接地，也可隔離大電流或高功耗電路。 根據以往WLAN評估板的設計經驗，在四層板中使用單獨的接地板可以達到更好的效果。 通過這些經驗方法，射頻部分通過接地層與其他電路隔離，從而避免訊號之間的交叉干擾。 如上所述，電路板的第二層通常用作接地板，第一層用於放置元件和射頻引線。
圖3：過孔的電力特性模型。
確定接地層後，必須以最短路徑將所有訊號接地連接到接地層。 通孔通常用於將頂層的地線連接到接地層。 應該注意的是，過孔是感應的。 圖3顯示了過孔的精確電力特性模型，其中Lvia是過孔電感，Cvia是過孔印刷電路板焊盤的寄生電容。 如果使用此處討論的接地佈局科技，可以忽略寄生電容。 1.6mm深、孔徑為0.2mm的通孔的電感約為0.75nH，2.5GHz/5.0GHz WLAN頻段的等效電抗約為12Ω/24Ω。 囙此，接地過孔無法為RF訊號提供真實接地。 對於高品質的電路板設計，應在射頻電路部分提供盡可能多的接地過孔，尤其是對於一般IC封裝中的裸露接地。 襯墊 接地不良還會在接收前端或功率放大器部分產生有害輻射，降低增益和雜訊係數名額。 還應注意，接地墊焊接不良也會導致相同的問題。 此外，功率放大器的功耗還需要多個過孔連接到接地層。
圖4：。 以MAX2827參攷設計板的PLL濾波器元件佈局為例。
濾除其他級電路的雜訊並抑制局部產生的雜訊，從而消除級間通過電源線的交叉干擾，這是Vcc解耦的好處。 如果去耦電容器使用相同的接地過孔，由於過孔和接地之間的電感效應，這些連接點處的過孔將攜帶來自兩個電源的所有射頻干擾，這不僅會失去去耦電容器的功能，而且還會為系統中的級間噪聲耦合提供另一條路徑。
正如您將在本文後面看到的，PLL的實現在系統設計中總是面臨巨大的挑戰。 為了獲得令人滿意的雜散特性，必須有良好的地線佈局。 現時，在IC設計中，所有PLL和VCO都集成到晶片中。 大多數PLL使用數位電流電荷泵輸出，通過環路濾波器控制VCO。 通常，需要一個二階或3階RC環路濾波器來過濾電荷泵的數位脈衝電流，以獲得類比控制電壓。 靠近電荷泵輸出端的兩個電容器必須直接連接到電荷泵電路的接地。 通過這種管道，可以隔離接地回路的脈衝電流路徑，並且可以最小化LO中相應的雜散頻率。 第3個電容器（用於3階濾波器）應直接連接到VCO的接地，以防止控制電壓隨數位電流浮動。 如果違反這些原則，將產生大量虛假組件。
圖4顯示了 印刷電路板佈局. There are many ground vias on the ground 襯墊, 允許每個Vcc去耦電容器通過. 電路 in the box is a PLL loop filter. 第一個電容器直接連接到GND\U CP, the second capacitor (in series with an R) is rotated 180 degrees to return to the same GND_CP, 第3個電容器連接到GND\U VCO. 這種接地方案可以獲得更高的系統性能.
使用適當的電源和接地抑制PLL雜散訊號
滿足802.11a/b/g系統傳輸頻譜遮罩的要求是設計過程中的難點。 線性名額和功耗必須平衡，必須留有一定的餘量，以確保在保持足够發射功率的前提下滿足IEEE標準。 和FCC法規。 IEEE 802.11g系統在天線端所需的典型輸出功率為+15dBm，當頻率偏差為20MHz時，頻率偏差為-28dBr。 頻帶中相鄰通道的功率抑制比（ACPR）是設備線性特性的函數，在某些前提下，對於特定應用是正確的。 通過根據經驗調整Tx IC和PA的偏置，調整PA的輸入級、輸出級和中間級的匹配網絡，可以實現傳輸通道中ACPR特性的大量優化工作。
圖5：使用迴圈篩檢程式的效果。
然而，並非所有導致ACPR的問題都歸因於設備的線性特性。 一個很好的例子是：經過一系列調整後，功率放大器和PA驅動器（在ACPR中起主要作用的兩個因素）得到了優化。， WLAN發射機的相鄰通道特性仍然無法達到預期名額。 此時，應注意，來自發射機鎖相環中本地振盪器（LO）的雜散訊號也會降低ACPR效能。 本振的雜散訊號將與調製基帶信號混合，混合分量將沿預期訊號通道放大。 只有當PLL雜散分量高於某個閾值時，這種混合效應才會導致問題。 當PLL雜散分量低於一定閾值時，ACPR主要受PA非線性的限制。 當Tx輸出功率和頻譜掩模特性“線性受限”時，需要平衡線性指數和輸出功率； 如果LO雜散特性成為限制ACPR效能的主要因素，我們面臨的將是“雜散”受限，PA需要在規定的POUT下在更高的工作點偏置，以减少其對ACPR的影響，這將消耗更多的電流並限制設計靈活性。
上述討論提出了另一個問題，即如何有效地將PLL雜散分量限制在一定範圍內，使其不影響發射光譜。 一旦發現雜散分量，首先想到的解決方案是縮小PLL環路濾波器的頻寬，以衰减雜散訊號幅度。 這種方法在極少數情况下有效，但也存在一些潜在問題。
圖5顯示了一種假設情况。 假設設計中使用相對頻率為20MHz的分頻N合成器。 如果環路濾波器為二階濾波器，截止頻率為200kHz，滾降率通常為40dB/Decade，則在20MHz頻率下可獲得80dB衰减。 如果參攷雜散分量為-40dBc（假設可能導致有害調製分量的水准），則產生雜散的機制可能會超出環路濾波器的範圍（如果在濾波器之前產生雜散，其幅度可能非常大）。 壓縮環路濾波器的頻寬不會改善雜散特性，但會新增PLL鎖定時間，這將對系統產生顯著的負面影響。
經驗證明，抑制鎖相環雜散最有效的方法應該是合理的接地、電源佈局和去耦科技。 本文討論的佈線原理是减少PLL雜散元件的良好設計起點。 考慮到電荷泵的電流變化較大，採用星形拓撲是非常必要的。 如果沒有足够的隔離，電流脈衝產生的雜訊將耦合到VCO的電源並調製VCO頻率，這通常被稱為“VCO牽引”。 諸如電源線和每個Vcc引脚去耦電容器之間的物理隔離、接地過孔的合理放置以及引入串聯鐵氧體組件（作為最後手段）等措施可以改善隔離。 上述措施不需要在所有設計中使用。 適當地使用每種方法將有效地降低雜散幅度。
圖6給出了VCO電源去耦方案不合理的結果. 電源紋波表明，是電荷泵的開關效應對電源線造成了强烈干擾. 幸運地, 通過添加旁路電容器可以有效地抑制這種强干擾. 此外, 電源接線是否不合理, 例如, VCO的電源線位於電荷泵電源的正下方, 在VCO電源上可以觀察到相同的雜訊, 產生的雜散訊號足以影響ACPR特性, 即使解耦得到加强, 測試結果不會得到改善. 在這種情況下, 有必要檢查 印刷電路板 VCO電源線的佈線和重新排列, 有效改善雜散特性，滿足規範要求.
圖6:VCC\U VCO去耦測試結果不合理
