PCB科技 - PCB端子匹配科技

PCB端子匹配科技，對於相對較長的跡線（>2英寸），效果更類似於傳輸線。 如何判斷輸電線路條件是否滿足，有以下經驗公式：

（跡線長度英寸）x 0.144>（液位轉換上升/下降時間ns）/2

其中，每英寸0.144是傳輸延遲因數，適用於普通環氧玻璃布基（FR4）PCB板。

如果傳輸線沒有完全匹配，即Rt（端子匹配阻抗）âz0（傳輸線特性阻抗），則會發生反射。 此時，源和負載之間的多次反射將導致多次振鈴（振鈴）。 如果傳輸線完全匹配，即Rt=Z0，則此時將不存在振鈴。 長度超過8英寸的電纜應在端子處匹配。 大致有以下幾種匹配方法：

其中，交流端接是一種比其他匹配方法更好的匹配方法。 這種匹配方法不會新增驅動源的負載，也不會新增電源的負擔。

終端匹配科技是最簡單、最有效的高速PCB設計科技。 合理使用終端匹配科技，可以有效减少訊號反射和訊號振鈴，從而大大提高訊號時序裕度和雜訊裕度，從而提高產品的容錯能力。 單端訊號的端子匹配科技通常包括：驅動端串列連接的端子匹配工藝、接收端並行連接的端子匹配工藝、Thevenin端子匹配科技、交流端子匹配工藝和二極體端子匹配工藝等。使用更高效能的訊號驅動工藝對端子匹配工藝提出了更高的要求。 例如，LVDs（低壓差分訊號）設備要求差分訊號線滿足單線阻抗匹配，也滿足差分阻抗匹配。 這是偶數

它比單線阻抗的匹配更重要。

端子匹配模式和元件的值也應結合電路晶片的驅動能力和功耗來考慮。 例如，從接收端下拉到地的匹配電阻的值必須考慮輸出電流和電壓（IOH和VOH）的值，也就是說，必須考慮驅動器的負載容量，不能盲目考慮阻抗匹配。 再舉一個例子，當網絡上訊號的占空比大於50%時，應將匹配電阻器上拉至電源，而當網絡上的訊號占空比小於或等於50%時，則應將匹配電阻下拉至地。

關於匹配組件的位置規則，源端匹配設備應盡可能靠近驅動器； 端部匹配裝置應當盡可能靠近接收端。 如果網絡不是菊花鏈，則應通過SI工具分析和確定匹配組件的位置和匹配值。

Cadence的Specctra Quest對高速系統的信號完整性分析和波形模擬在高速系統設計中具有指導意義。 PCB設計工程師可以用電路板的預佈局來類比系統特性，實踐證明，類比結果較差的佈局在佈線完成後，類比結果也會較差。 在調整佈局並完成佈線後，再次進行類比，分析網絡較差的原因，然後進行有針對性的改進，直到獲得令人滿意的佈線結果。

利用Specctra Quest的類比結果和高速系統中振鈴和傳輸線效應的實驗，可以得出以下結論：

1.對於PCB高速訊號和邊緣要求嚴格的跡線，應儘量採用短跡線。

2.對於具有高分佈電容的負載，應使用短而厚的跡線。 根據理論分析，較厚的跡線具有較小的電感。

3.對於長於2英寸和短於8英寸的跡線，應串聯25-50歐姆的阻尼電阻器，通常為25歐姆或33歐姆。

4.對於長度超過8英寸的跡線，應新增並聯匹配網絡（接地匹配、功率匹配、中點電位匹配、交流匹配等）。