PCB科技 - EMI/EMC設計講座：印刷電路板的像面（下）

An image plane is a layer of copper conductors (or other conductors) that is located inside a printed circuit board (印刷電路板). 它可能是一個電壓平面, 或與電路或訊號佈線層相鄰的0V基準面. 20世紀90年代, 影像平面的概念被廣泛使用, 現在它是行業標準的恰當術語. 本文將解釋定義, 影像平面的原理與設計.

影像平面的設計

圖4是 印刷電路板, 有共同的部分電感. 在此圖中, 訊號跡線的大部分射頻電流將返回到地平面, 在訊號軌跡的正下方. 在此返回“image”結構中, the RF return current will encounter a finite impedance (inductance). This return current produces a "voltage gradient (slope)" (the rate of change of voltage per unit path length), 也稱為“接地雜訊電壓”. 接地雜訊電壓將導致部分訊號電流通過接地層上的離散電容器.

典型的共模電流是差模電流Idm的1/10n倍（n是小於10的正整數）。 然而，共模電流（I1和Icm）將產生比差模電流（和）更多的輻射。 這是因為共模射頻電流場是相加的，而差模電流場是相减的。

為了降低“接地雜訊電壓”，必須新增軌跡和最近影像平面之間的公共電感值。 這可以為返回電流提供增强的路徑，以將影像電流映射回當前源。 接地雜訊電壓Vgnd的計算公式如下：

Vgnd=Lg dI2/dt Mgs dI1/dt

圖4及上述公式的符號含義如下：

Ls=訊號軌跡本身的部分電感。

Msg=訊號跡線和接地層之間的公共部分電感。

Lg=接地板本身電感的一部分。

Mgs=接地板和訊號軌跡之間的公共部分電感。

Cstray=接地層的雜散電容。

Vgnd=接地層雜訊電壓。

為了降低圖4中的If，必須降低接地雜訊電壓。 最好的方法是縮短訊號軌跡與地平面之間的距離。 在大多數情况下，由於訊號平面和影像平面之間的距離不能小於某個值，囙此對地雜訊的降低是有限制的； 如果低於此值，則無法保證電路板的固定阻抗和功能。 此外，它還可以為射頻電流提供額外的路徑，從而降低接地雜訊電壓。 此附加回路包括多條接地線。

圖4：中的地平面 印刷電路板

穩定的平面將產生共模輻射。 由於公共部分電感可以减少輻射射頻電流的產生，囙此公共部分電感也會影響差模電流和共模電流。 使用影像平面可以大大减少這些電流。 理論上，差模電流應等於零，但實際上不能100%消除，剩餘的差模電流將轉換為共模電流。 這種共模電流是電磁干擾的主要來源。 因為返回路徑上的剩餘射頻電流被添加到訊號路徑中的主電流（I1）中，導致嚴重的訊號干擾。 為了减小共模電流，我們必須將軌跡平面和影像平面之間的公共部分的電感值新增到最大，以便捕獲磁通量，從而消除不必要的射頻能量。 差模電壓和電流將產生共模電流。 除了新增共模電感值外，减小差模電流的方法還必須最小化跡線平面和影像平面之間的距離。

在印刷電路板中，當存在RF返回平面或路徑時，如果返回路徑連接到參攷源，則可以獲得最佳效能。 對於TTL和CMOS，晶片中的電源和接地引脚連接到參攷源、電源和接地層。 只有當射頻回路連接到晶片中的電源和接地引脚時，才會存在真實的影像平面。 通常，晶片中有一個接地電路，該電路連接到印刷電路板的接地層，囙此產生了良好的影像平面。 如果删除此影像平面，將在軌跡和地平面之間創建一個“虛擬”影像平面。 由於記錄道之間的距離很小，輻射能量會减少，囙此射頻影像會發生偏移。 理想的影像平面應該是無限的，沒有裂縫、裂縫或切口。

接地和訊號回路

由於回路是射頻能量傳播的最重要介質，接地或訊號回路控制（回路控制）是抑制印刷電路板中電磁干擾的最重要設計考慮因素之一。 高速邏輯元件和振盪器應盡可能靠近接地電路，以避免形成回路； 該回路中將存在渦流，此時底盤或底盤接地。 渦流是由變化的磁場引起的，通常是寄生的。 圖5顯示了由PC介面卡插槽和單點接地構成的回路。 在此圖中，還有一個附加的訊號回路區域。 每個回路將產生不同的電磁場和頻譜。 射頻電流將在特定頻率下產生電磁輻射場，其輻射能量的大小與環路的面積有關。 此時，必須使用安全殼，以防止射頻電流耦合到其他電路； 或輻射到外部環境，造成電磁干擾。 然而，最好盡可能避免內部電路產生的射頻回路電流。

圖5:印刷電路板中的接地回路

如果射頻電流的返回路徑不存在，此時，可以使用連接到基座的地線或0V參攷源來輔助移動。

消除不良射頻電流。 這也稱為“回路區域控制”。

環路區域控制

由磁場感應的回路，其電磁場可由電壓源表示。 該電壓源的大小與回路的總面積成比例。 囙此，為了减小磁場的耦合效應，必須减小線圈的面積。 電場“拾取”接收系統還依賴於環路區域來形成接收天線。

當存在電場時，電源和接地層之間會產生電流源。 電場不會線上與線之間耦合，而是從跡線與地之間耦合，其中包括共模電流。 然而，對於磁場，由於電場會隨之產生，囙此電磁場會從直線耦合到直線，也會從軌跡耦合到地線。

大多數人會忽略在電源和印刷電路板中的0V參考點之間設定回路區域的需要。 圖6所示的大環路面積是最容易設計的，但也是最容易被“靜電放電（ESD）”或其他場感應而成為天線的。 多層堆疊印刷電路板可以减少ESD的損壞，减少磁場的產生，防止其輻射到自由空間。 在圖7中，地平面和電源平面之間有一個小回路區域。

使用電源和接地板可以降低配電系統的電感。 如果配電系統的特性阻抗降低，電路板的電壓降就會降低。 如果電壓降變小，可以避免“地面反彈”現象。 當邏輯門開關快速切換時，暫態電流變化將通過IC引脚傳輸到主機板的電源面或接地層，導致輸入參攷電壓波動，進而產生射頻雜訊（RF雜訊）和電磁干擾。 這種現象被稱為“地面反彈”。 此外，在降低特性阻抗的同時，電源面和接地層之間的電容值將新增。 該電容值將產生任何感應電壓降。 這就是“解耦”的效果。

圖6：綠色區域是一個大的環形區域

當訊號線在組件之間穿梭時，會產生一個大的環路區域。 但我們往往忘記了訊號線對EMI的影響。 雖然信號完整性（時域）仍然很高，但EMI仍然存在（頻域），因為訊號環路區域比配電系統造成的問題更多。 從ESD的角度來看尤其如此； 這是因為ESD直接進入回路和組件的輸入引脚。 為了减少ESD可能造成的損壞，减少回路面積是最簡單的方法。 電源和接地層分散網絡提供了一條低阻抗路徑，可將ESD能量傳輸至0V回路基準面。 畢竟，電路就是電路，如果它們能發射電磁波，就應該能够接收電磁波。

除了降低接地雜訊電壓外，影像平面還可以防止射頻接地回路變大，因為射頻電流與其電流源軌跡緊密耦合，囙此不需要找到另一條返回路徑。 當回路控制最大化時，磁通量將大大消除。 這是抑制印刷電路板中射頻電流的最重要概念之一。 在每個訊號平面附近，影像平面的正確配寘可以消除共模射頻電流。 傳輸大量射頻電流的影像平面必須接地或連接到0V參考點。 為了消除多餘的射頻電壓和渦流，所有接地和基面都可以通過低阻抗接地電路連接到基座的接地點。

圖7：具有小回路區域的印刷電路板佈局

接地線間距

為了减少印刷電路板中的回路生成，最簡單的方法是設計許多接地線，並且所有這些地線都連接到基座的接地點。 由於組件輸出信號的邊緣速率已加快，多點接地已成為必要的規範，尤其是在有使用I/O互連的設計時。 當印刷電路板使用多點接地時，它們都連接到一個金屬結構上，此時，我們必須知道所有接地線之間的間距。

地線之間的距離不得超過最高頻率的»/20，該頻率不僅包括主頻，還包括諧波頻率。 如果組件輸出信號的邊緣速率相對較慢，則可以减少連接到基座的接地點的數量，或新增與接地位置的距離。 例如，64MHz振盪器的λ/20為23.4釐米。 如果兩根地線之間的線性距離大於23.4 cm，則可能存在射頻回路，這可能是射頻能量傳播的來源。

中組件的佈局 印刷電路板 必須是正確的. 將不同功能塊的地線緊密相鄰可以縮短訊號軌跡的長度, 减少反射, 更容易接線, 同時保持訊號的完整性. 應盡可能避免使用過孔, 因為每個通孔都會使跡線的電感新增約1至3 nH.

此外，為了防止不同頻寬區域之間的耦合，必須正確劃分不同的功能塊。 方法包括：使用單獨的印刷電路板、絕緣、不同的佈線。。。 正確的劃分可以改善電路效能，使繞組更容易，縮短跡線長度，並可以减少回路面積，提高訊號質量。 佈線前，工程師必須規劃哪些組件屬於哪個功能塊，並且可以從組件供應商處獲得該資訊。