Berita PCB - Apa kesalahan biasa dalam kerja desain PCB?

Orang membuat kesilapan, dan reka-reka PCB - jurutera bukanlah pengecualian. Berlawan dengan keyakinan populer, selama kita boleh belajar dari kesilapan ini, membuat kesilapan bukanlah perkara buruk. Berikut akan singkatkan beberapa kesilapan biasa dalam rancangan PCB.

1. Ralat umum dalam PCB

(1) Dilaporkan bahawa NODE tidak ditemui apabila rangkaian dimuatkan

Komponen dalam diagram skematik menggunakan pakej yang tidak berada dalam perpustakaan PCB;

Komponen dalam diagram skematik menggunakan pakej dengan nama yang tidak konsisten dalam perpustakaan PCB;

Komponen dalam skema menggunakan pakej dengan nombor pin tidak konsisten dalam perpustakaan PCB. Contohnya, tiga: nombor pin dalam sch ialah e, b, dan c, sedangkan nombor pin dalam PCB ialah 1, 2, dan 3.

(2) Ia sentiasa mustahil untuk mencetak ke satu halaman bila mencetak

Ia bukan pada asal bila mencipta perpustakaan PCB;

Komponen telah dipindahkan dan diputar banyak kali, dan terdapat aksara tersembunyi diluar sempadan papan PCB. Pilih untuk papar semua aksara tersembunyi, mengurangkan PCB, dan kemudian alih aksara ke sempadan.

(3) Rangkaian laporan DRC dibahagi ke beberapa bahagian:

Menunjukkan rangkaian ini tidak disambung. Lihat fail laporan dan gunakan COPPER terhubung untuk mencarinya.

Jika anda membuat rancangan yang lebih rumit, cuba untuk tidak menggunakan kabel automatik.

Dua, kesilapan biasa bagi diagram skematik

(1) Tiada isyarat tersambung ke pin laporan ERC:

Atribut I/O ditakrif untuk pins apabila pakej dicipta;

Atribut grid tidak konsisten diubahsuai bila mencipta komponen atau meletakkan komponen, dan pin dan wayar tidak disambung;

Apabila mencipta komponen, arah pin akan terbalik, dan akhir nama bukan pin mesti disambungkan.

Alasan paling umum ialah tiada fail projek, yang merupakan kesilapan paling umum bagi pemula.

(2) Komponen keluar dari sempadan lukisan: tiada komponen dicipta di tengah kertas diagram perpustakaan komponen.

(3) Jadual rangkaian fail projek yang dicipta hanya boleh diimport sebahagian ke dalam PCB: bila senarai rangkaian dijana, global tidak dipilih.

(4) Apabila menggunakan komponen berbilang-bahagian yang dicipta oleh diri sendiri, jangan guna anotasi.

Tiga, ralat biasa dalam proses penghasilan PCB

(1) Pad meliputi

Menyebabkan lubang berat, dan memecahkan bor dan merusak lubang disebabkan banyak bor di satu tempat semasa bor.

Dalam papan berbilang lapisan, ada kedua-dua plat sambungan dan plat pengasingan pada kedudukan yang sama, dan papan dipaparkan sebagai: pengasingan dan ralat sambungan.

(2) Penggunaan tidak biasa lapisan grafik

Pelanggaran rancangan konvensional, seperti rancangan permukaan komponen dalam lapisan bawah, dan rancangan permukaan penywelding dalam lapisan TOP, menyebabkan kesalahpahaman.

Terdapat banyak rancangan sampah pada setiap lapisan, seperti garis patah, sempadan tak berguna, label, dll.

(3) Aksara tidak masuk akal

Aksara-aksara menutupi tab tentera SMD, yang membawa kesusahan untuk pengesan PCB pada-off dan tentera komponen.

Jika aksara terlalu kecil, pencetakan skrin akan sukar. Jika aksara terlalu besar, aksara akan saling meliputi dan sukar untuk dibedakan. Font biasanya >40mil.

(4) Buka tetapan pad satu-sisi

Pad sisi tunggal secara umum tidak dibuang, dan bukaan seharusnya dirancang menjadi sifar, jika tidak koordinat lubang akan muncul pada kedudukan ini apabila data pengeboran dijana. Arahan khas patut diberikan untuk pengeboran.

Jika pad satu sisi perlu dibuang, tetapi bukaan tidak direka, perisian memperlakukan pad ini sebagai pad SMT apabila mengeluarkan data elektrik dan tanah, dan lapisan dalaman akan kehilangan cakera pengasingan.

(5) Lukis pads dengan blok penuh

Walaupun ia boleh lulus pemeriksaan DRC, data topeng askar tidak boleh dijana secara langsung semasa pemprosesan, dan pad ditutup dengan topeng askar dan tidak boleh ditutup.

(6) Lapisan tanah listrik dirancang dengan sink panas dan garis isyarat. Imej positif dan negatif dirancang bersama-sama, dan ralat berlaku.

(7) Penjarakan grid kawasan besar terlalu kecil

Penjarakan garis grid kurang dari 0. 3 mm. Semasa proses penghasilan PCB, proses pemindahan corak akan menyebabkan pecahan filem selepas pembangunan, yang akan meningkatkan kesulitan pemprosesan.

(8) Grafik terlalu dekat dengan bingkai

Jarak sepatutnya sekurang-kurangnya 0,2 mm (lebih dari 0,35 mm pada potongan V), jika tidak foil tembaga akan terganggu dan penentang tentera akan jatuh semasa pemprosesan luar, yang akan mempengaruhi kualiti penampilan (termasuk kulit tembaga dalam papan berbilang lapisan).

(9) Ralat bingkai garis luar tidak jelas

Banyak lapisan dirancang dengan bingkai dan tidak meliputi, yang membuat ia sukar bagi penghasil PCB untuk menentukan garis mana untuk digunakan. Bingkai piawai seharusnya dirancang pada lapisan mekanik atau lapisan BOARD, dan bahagian-keluar dalaman seharusnya bersih.

(10) Design grafik tidak bersamaan

Apabila corak dipadam elektro, distribusi semasa tidak sama, yang mempengaruhi keseluruhan penutup, dan bahkan menyebabkan warpage.

(11) Lubang bentuk pendek

Panjang/lebar lubang bentuk istimewa sepatutnya > 2:1, dan lebar sepatutnya > 1.0 mm, jika tidak mesin pengeboran CNC tidak boleh memprosesnya.

(12) Lubang pemasangan profil tidak dirancang

Jika boleh, reka sekurang-kurangnya dua lubang posisi dengan diameter > 1.5 mm dalam papan PCB.

(13) Buka tidak ditandai dengan jelas

Tanda terbuka patut ditandai dalam sistem metrik sebanyak yang mungkin, dan dalam tambahan 0.05.

Buka yang mungkin digabung ke kawasan reservoir sebanyak mungkin.

Sama ada toleransi lubang metalisasi dan lubang istimewa (seperti lubang krimp) ditandai dengan jelas.

(14) Kabel tidak masuk akal dalam lapisan dalaman papan berbilang lapisan

Pad penyebaran panas ditempatkan pada pita pengasingan, dan mudah untuk gagal menyambung selepas pengeboran.

Terdapat luka dalam rancangan tali pinggang izolasi, yang mudah untuk salah faham.

Ralat band pengasingan terlalu sempit untuk menilai rangkaian dengan tepat

(15) Masalah desain plat lubang buta dikubur

Kepentingan untuk merancang vias terkubur dan buta:

Tambah ketepatan papan berbilang lapisan dengan lebih dari 30%, kurangkan bilangan lapisan dan kurangkan saiz papan berbilang lapisan

Perbaiki prestasi PCB, terutama kawalan impedance karakteristik (wayar pendek, terbuka kurang)

Perbaiki kebebasan reka PCB

Kekurangan bahan-bahan mentah dan biaya menyebabkan perlindungan persekitaran.

Sesetengah orang menyebarkan masalah ini untuk kebiasaan kerja. Orang yang mempunyai masalah sering mempunyai kebiasaan buruk ini.