Berita PCB - Ringkasan pengalaman kabel DDR2 dalam rancangan PCB

Saya telah membuat papan ibu selama lebih dari dua tahun. Saya telah merancang memori Loongson 2F dan partikel memori di atas kapal, dan telah merancang memori Atom N450 dan partikel memori di atas kapal. Saya mahu menulis sesuatu untuk ringkasan, dan saya mendapati bahawa terdapat banyak artikel seperti itu di Internet, dan sekarang saya menulis sedikit lebih sebagai tambahan rujukan. Kandungan berikut adalah kebanyakan untuk desain memori DDR2 667.

Pengkumpulan isyarat: Dalam kawat DDR2, ia adalah biasa untuk membahagi isyarat ke beberapa kumpulan untuk desain, dan isyarat dibahagi ke kumpulan yang sama mempunyai ciri-ciri isyarat yang berkaitan atau yang serupa. Kumpulan jam: isyarat jam berbeza, setiap pasangan isyarat mempunyai frekuensi dan fasa yang sama. ckp0 dan ckn0 adalah pasangan. Kumpulan data: Untuk memori DDR2 papan ibu 64-bit, setiap 8 bit (iaitu, satu bait) data boleh dibahagi menjadi 8 kumpulan. Data dq[0:7], topeng data dqm0, isyarat perbezaan strob data dqsp0 dan dqsn0 adalah kumpulan, dan sebagainya. isyarat kumpulan data yang sama sepatutnya dijalurkan pada lapisan isyarat yang sama, dan lapisan juga sepatutnya diubah bersama-sama. Untuk memudahkan kabel pada lapisan isyarat yang sama, bit data boleh ditukar. Contohnya, apabila isyarat dq2 dijalurkan, ia ditemukan bahawa jika ia dijalurkan mengikut diagram skematik, ia akan interleaved dengan dq4, sehingga lapisan perlu diubah. Kita boleh membuat isyarat pergi ke lapisan yang sama dengan menukar bit data. Kandungan apa yang disimpan dalam bit adalah juga kandungan yang dibaca keluar. Penukaran tidak akan terpengaruh, tetapi keadaan penyukaran mesti diantara 8 bit dalam kumpulan yang sama. Kumpulan alamat/arahan: MA[0:14], BA0, BA1, BA2, RAS, CAS, WE Kumpulan kawalan: Jam benarkan CKE, cip pilih CS, dan strobe perlahan terminal ODT adalah kumpulan. Untuk modul memori, DIMM0 menggunakan CKE0, CKE1, CS0, CS1, ODT0, ODT1. Apabila merancang memori di atas papan, anda boleh guna CKE0, CS0, ODT0 untuk mengawal 4 cip memori 16 bit. Tumpuan PCB: Untuk papan enam lapisan, tumpuan umum adalah atas, GND, singnal2, singnal3, POWER, dan bawah. Secara umum, lebih baik menggunakan GND sebagai pesawat rujukan untuk isyarat. Impedansi jejak ditentukan oleh lebar jejak, tebal foli tembaga jejak, jarak dari jejak ke pesawat rujukan, tebal foli tembaga pesawat rujukan dan bahan dielektrik papan. Rancangan PCB patut sesuai dengan keperluan rancangan impedance dari pembuat CPU untuk menetapkan tumpukan. Lantai. Perisian desain PCB umum juga boleh menghitung impedance. Selepas mencari pembuat PCB dan mengetahui bahan dari tebal dielektrik helaian, anda boleh merancang tumpukan dan lebar garis sendiri. Alamat/isyarat arahan dan isyarat kawalan boleh guna tenaga kerja memori 1.8V sebagai pesawat rujukan. . Kawalan panjang: Untuk isyarat frekuensi tinggi seperti DDR2, panjang jejak patut dihitung ke inti CPU, yang memperkenalkan konsep yang dipanggil panjang pakej. Wafer silikon dicetak ke dalam inti CPU dengan kaedah fizikal dan kimia, dan kemudian inti CPU dikemas pada substrat PCB kecil untuk menjadi CPU biasa kita. Panjang jejak dari pins pada PCB kecil itu ke inti CPU dipanggil panjang pakej. Panjang jam ke ingatan rangka yang sama sepatutnya dikawal dalam tambah atau tolak 5 mils. Panjang semua jejak dalam kumpulan data yang sama patut dikawal dalam julat tambah atau tolak 20 mils isyarat strob data DQS. Panjang boleh berbeza antara kumpulan data berbeza, tetapi ia sepatutnya dikawal dalam tambah atau tolak 500 mils isyarat jam. Kawalan panjang isyarat alamat/kumpulan arahan tidak terlalu ketat. INTEL Atom N450 memerlukan kawalan isyarat jam dalam -500 juta untuk tambah 1000 juta. Maksudnya, perbezaan antara isyarat paling panjang dan pendek boleh menjadi 1500 mil, tetapi lebih baik untuk mengurangi perbezaan panjang isyarat sebanyak yang mungkin apabila kabel. Tiada masalah apabila panjang isyarat kumpulan ini sama sepenuhnya apabila kabel, tetapi ia mengambil banyak ruang PCB dan mengambil banyak masa. Jika panjang isyarat alamat/arahan melebihi beberapa ribu mils isyarat jam, ia perlu disesuaikan dalam perisian kuat BIOS. Kawalan berada dalam skop keperluan CPU. Apabila memori di atas kapal diperlukan, hanya SPD memori perlu dikonfigur. Keperlukan kawalan panjang isyarat kumpulan kawalan adalah sama dengan keperluan isyarat alamat/kumpulan arahan. Apabila merancang, ia patut dilakukan sesuai dengan keperluan pembuat CPU. Atom INTEL N450 memerlukan isyarat jam untuk dikawal dalam 0 mil hingga tambah 1000 mil. Jarak trek: . Secara umum, kawat patut dijalurkan mengikut prinsip 3W, iaitu, jarak baris-baris pada pesawat yang sama adalah 3 kali lebar baris. Tetapi ini tidak diperlukan, keperluan intel relatif kecil. Secara umum, jarak jejak meandering boleh 16 hingga 20 mils, dan ia boleh ditambah hingga 30 mils untuk isyarat jam. Jarak diantara kumpulan isyarat yang berbeza patut diperbesar dengan sesuai, yang boleh lebih dari 20 mils, dan jarak diantara kumpulan alamat/arahan dan isyarat kumpulan kawalan boleh lebih kecil daripada 8 mils. Jarak antara kawasan penggemar-keluar BGA boleh kecil, dan kabel patut dijalankan mengikut keperluan desain CPU selepas kabel dijalankan keluar. yang lain: Garis 20 juta boleh digunakan untuk jejak VREF, dan kondensator 0.1uf patut ditambah ke setiap peranti. . Jejak VTT patut berada di atas 135 mil, dan setiap empat penentang patut disambungkan dengan kondensator 0.1uf, dan kedua-dua hujung patut disambungkan dengan kondensator 10uf.

Yang di atas adalah perkenalan kabel DDR2 dalam rekaan PCB. Ipcb juga disediakan kepada penghasil PCB dan teknologi penghasilan PCB