PCB 기술 - PCB 수리의 버스 경합 문제 소개

74245와 같은 PCB 버스 장치에 대한 온라인 기능 테스트를 수행하면 양방향 입력/출력 핀이 버스를 통해 연결된 다른 장치의 영향을 받을 수 있으므로 테스트가 실패합니다.피측판의 전원이 켜지면 버스 장치가 사용 가능 상태가 되어 출력 / 입력 핀이 3상 고임피던스 상태가 아닐 수 있습니다.테스트 버스 장치에서 버스 경합이 발생하면 테스트 결과 창이 열립니다.버스 경합의 영향을 제거하고 측정 된 칩의 테스트를 통과하기 위해 사용자는 관련 버스 장치를 격리해야합니다.

테스트 결과 74245의 3, 4, 9번 핀이 뒤집히지 않아 테스트에 실패했다.이때 사용자는 핀의 상태에서 칩의 각 핀의 동적 임피던스를 검사하여 대지 단락이나 대지 저항이 매우 낮은 (5옴 미만) 핀이 있는지 확인해야 한다.오른쪽 위의 그림에서 11, 16 및 17 핀의 대지 저항은 약 290 옴이고 다른 출력 및 입력 핀의 대지 저항은 17-23 옴이라는 것을 알 수 있습니다.전자는 핀이 논리적으로 높은 상태이고 후자는 핀이 논리적으로 낮은 상태임을 나타냅니다.두 번째 핀은 연결 장치의 드롭다운 효과를 견딜 수 있기 때문에 버스 경합의 영향을 받지 않고 테스트를 통과했습니다.

사용자는 테스트 실패가 버스 경합으로 인한 것인지 손상된 장치 기능으로 인한 것인지 구분할 수 있어야 합니다.이 예에서 테스트가 실패한 이유는 버스 경합입니다.장치에 대한 완전한 테스트를 수행하려면 사용자는 해당 버스 장치를 격리하고 측정된 장치에 영향을 주지 않고 출력 핀을 임피던스 상태로 만들어야 합니다.

칩의 세 번째 핀이 출력 핀으로 사용될 때 연결된 칩에 의해 당겨져 뒤집힐 수 없습니다.핀 3이 입력 핀으로 사용되는 경우 QT200의 최대 구동 전류가 650mA이기 때문에 핀 3이 다른 칩에 의해 드롭다운 경우에도 QT200은 핀 3를 높은 전위로 끌어올릴 수 있으므로 핀 17을 테스트할 수 있습니다.칩의 기능이 손상되면 핀 17의 출력 테스트를 통과할 수 없습니다.

실제 테스트 결과, 17번째 핀 출력 테스트가 통과되었는데, 분명히 칩 기능이 손상된 것이 아니라 버스 경합 문제였다.

어떤 칩이 PCB 버스 경합을 일으키고 격리해야 하는지 어떻게 확인할 수 있습니까?

만약 사용자가 피측판의 회로원리도를 가지고 있다면 먼저 피측칩과 련결된 모든 기타 버스칩을 찾아내야 한다.일반적으로 회로의 버스 칩은 다음 세 가지 범주로 나눌 수 있습니다.

a. 다른 칩의 출력 단자에 단자를 연결할 수 있도록 한다;

b. 두 개 이상의 버스 칩을 연결하는 에너지 사용단자;

c. 에너지 단자를 땅 또는 + 5v 전원에 직접 연결합니다.

첫 번째 버스 칩의 경우 QT200의 플라잉 지시선 채널에 해당하는 논리 레벨 (FC0에서 FC7까지) 을 설정하여 각 에너지 사용 단자에 격리를 설정한 다음 각각 에너지 사용 단자에 연결해야 합니다.두 번째 유형의 버스 칩의 경우, 하나의 격리 채널만 제공하며, 이 격리 채널은 그 중 하나의 칩의 에너지 사용 단자에 연결된다;제3류 버스칩의 경우 격리통로가 에너지단에서 역구동을 실현할수 없기에 직접 격리설정을 진행할수 없다.일반적인 처리 원칙은 먼저 앞의 두 종류의 버스 칩을 설치하여 테스트된 칩의 테스트 결과가 만족스러운지 (즉, 결과에서 칩의 품질을 판단할 수 있음) 를 보는 것이며, 만약 그렇다면 세 번째 종류의 버스 칩의 격리를 고려하지 않는다;여전히 불만족스러우면 제3종 버스 칩을 격리하는 조치를 취한다.일반적으로 할선법은 에너지 단자를 접지 또는 + 5v 전원과 연결한 다음 분리하는 데 사용됩니다.

격리점을 설정한 후 칩을 다시 테스트합니다.테스트가 통과되면 설정된 격리 채널을 하나씩 제거한 다음 다시 테스트합니다.테스트가 실패할 때 분리 설정이 삭제된 버스 칩은 버스 경합을 일으키는 칩이다.칩의 격리 채널을 다시 연결하고 위의 방법에 따라 확인되지 않은 다른 버스 칩을 계속 검사합니다.마지막까지 격리해야 할 모든 버스 칩을 찾아낸다 (보드 학습 모드에서 메모장을 가동하여 어떤 칩이 격리되어야 하는지, 어떤 버스 칩을 테스트해야 하는지 기록하는 것은 나쁜 보드를 복구하는 데 큰 도움이 된다).

사용자가 회로도를 가지고 있지 않으면 QSM/VI 테스트 방법의 스캔 테스트를 사용하여 측정 된 칩에 연결된 다른 버스 칩을 찾을 수 있습니다.구체적인 방법은 ICFT 테스트 모드에서 대화형 QSM/VI 테스트 창으로 직접 들어가 테스트할 칩 이름을 사용자 정의하고 핀의 수량을 40, 측정 주파수를 312Hz로 설정하며 QT200 케이블을 사용하여 회로 추적을 진행합니다 (a 20 핀의 두 개 있음).고정장치 1을 기능 테스트의 버스 칩 (고정장치의 첫 번째 핀은 칩의 첫 번째 핀과 마주함) 에 연결하고, 고정장치 2를 테스트 보드의 다른 버스 칩에 연결한 다음 스캔 테스트를 시작합니다.두 칩 사이에 연결이 있으면 화면의 창에 표시됩니다.여기서 핀 1-20은 고정장치 1에 연결된 칩을, 핀 21-40은 고정장치 2에 연결된 칩을 나타냅니다.창의 다섯 번째 핀과 35번째 핀에 L1 기호가 있는 경우 첫 번째 칩의 다섯 번째 핀이 두 번째 칩의 15 핀에 연결되어 있음을 의미합니다.

어떻게 시스템의 디지털 오실로그래프 기능을 이용하여 버스 설비의 품질을 판단합니까?

버스 장치를 테스트할 때 격리를 통해 장치의 품질을 판단할 수 없는 경우 시스템 디지털 오실로스코프(DSO)의 최신 기능을 사용하여 테스트할 수 있습니다.기본 방법은 다음과 같습니다.

테스트 중인 PCB에서 웨이퍼를 다시 용접하여 보드가 정상적인 시계로 작동하도록 합니다.

테스트 프로브를 적절한 채널에 연결 (참고: 선택한 프로브 채널은 시스템 소프트웨어 버전에 따라 다름)

테스트 창 도구 모음에서 DSO 키를 눌러 디지털 오실로스코프 모드를 시작합니다.

테스트 PCB 보드의 전원 켜기

프로브를 피측 버스 장치의 다른 핀에 차례로 연결하면 피측 핀의 실제 신호를 화면에서 볼 수 있습니다.신호가 높은 레벨에서 낮은 레벨로 변경되면 핀 기능이 정상임을 나타냅니다.신호 전위가 2v와 1.8v 사이에 고정되어 있으면 핀에 특히 주의해야 합니다.이것은 핀의 기능이 손상되었거나 핀이 열린 상태의 출력 핀이기 때문일 수 있습니다.이 때 시계 회로에 자주 사용되기 때문에 크리스털 근처의 7404 칩을 감지 할 수 있습니다.프로브로 7404의 출력 핀을 테스트하면 파형 신호가 있을 것이다.그렇지 않으면 측정 된 PCB 보드의 전원이 정상적이고 수정체가 손상되었는지 확인하십시오.오실로스코프는 클럭 신호를 감지할 때 트랜지스터 발진기 회로에 영향을 주지 않도록 100K 임피던스를 선택해야 합니다.

핀이 부동 상태인지 확인하기 위해 오실로스코프의 임피던스는 10K로 선택할 수 있습니다.만약 핀이 확실히 부동 (그 임피던스가 1메가옴보다 크다) 이라면, 탐침이 핀에 닿으면 10K 임피던스는 핀을 저전평으로 당긴다.핀이 부동하지 않고 고정된 레벨이 있으면 프로브가 이를 낮추지 않습니다.이를 통해 PCB 핀의 실제 상태를 판단할 수 있습니다.