정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
사실 인쇄회로기판은 선형재료로 구성되였는데 다시말하면 그 저항은 고정되여야 한다.그렇다면 왜 PCB는 신호에 비선형을 도입했을까?
대답은 PCB 레이아웃이 전류를 기준으로 "공간 비선형" 이라는 것입니다.증폭기가 이 전원에서 전류를 받는지 아니면 다른 전원에서 전류를 받는지는 부하상 신호의 순간극성에 달려 있다.전류는 전원에서 흘러나와 바이패스 콘덴서를 지나 증폭기를 통해 부하로 들어간다.
그런 다음 전류는 로드 접지 (또는 PCB 출력 커넥터 차폐) 에서 접지 평면으로, 바이패스 콘덴서를 통해 원래 전류를 공급하는 전원으로 돌아갑니다.임피던스가 흐르는 최소 전류 경로의 개념은 정확하지 않습니다.다른 모든 임피던스 경로의 전류량은 전도도에 비례합니다.접지평면에는 일반적으로 저임피던스 경로가 있는데 대부분 전류가 이 경로를 통해 흐른다. 한 경로는 바이패스 콘덴서에 직접 연결되고 다른 경로는 바이패스 콘덴서에 도달하기 전에 임피던스를 입력하도록 격려한다.
접지 환류가 문제의 진짜 원인이다.
PCB 설계에서 고조파 왜곡을 줄이는 조치는 바이패스 콘덴서가 PCB의 다른 위치에 배치될 때 접지 전류가 해당 바이패스 콘덴서의 다른 경로를 통과하는데, 이는"공간 비선형"을 의미한다.만약 접지 전류의 어떤 극성의 대부분 분량이 입력 회로의 접지를 통과하면 이 극성의 신호의 분량 전압만 간섭을 받게 된다.접지 전류의 다른 극성이 방해받지 않으면 입력 신호 전압이 비선형으로 변경됩니다.극성 컴포넌트가 변경되고 다른 컴포넌트가 변경되지 않으면 오류가 발생하여 출력 신호의 2차 고조파 오류로 나타납니다.
PCB 오류 방지 설계에서 고조파 왜곡을 줄이는 조치 정현파의 극성 분량이 방해될 때 발생하는 파형은 더 이상 정현파가 아니다.100 Í부하를 사용하여 이상적인 증폭기를 시뮬레이션하여 부하 전류가 1 Ë저항기를 통과하고 입력지 전압만 신호의 극성에 결합하여 그림 3과 같은 결과를 얻는다.부립엽 변환은 왜곡 파형이 거의 모두 -68DBC의 두 번의 고조파임을 나타낸다.주파수가 매우 높을 때, PCB에서 이 정도의 결합을 쉽게 만들 수 있으며, 이는 PCB가 특별한 비선형 효과를 많이 가질 필요 없이 증폭기의 우수한 내실진 특성을 파괴할 수 있다.
단일 연산 증폭기의 출력이 접지 전류 경로에 의해 왜곡되면 접지 전류의 흐름을 조정하고 입력 장치와의 거리를 유지하기 위해 우회 회로를 재배치할 수 있습니다.
PCB 정전기 방지 설계에서 고조파 왜곡을 줄이는 조치
다중 증폭기 칩 다중 증폭기 칩 (두 개, 세 개 또는 네 개의 증폭기) 의 문제는 더욱 복잡하다. 왜냐하면 바이패스 콘덴서의 접지 연결이 모든 입력에서 멀어지는 것을 허용하지 않기 때문이다.PCB 교정 시 인쇄 회선에 주의하는 문제는 4원 증폭기에 특히 그렇다.
4소켓 증폭기 칩의 각 쪽에는 입력단이 있기 때문에 바이패스 회로의 공간이 없어 입력 채널에 대한 방해를 줄일 수 있다.
PCB 설계에서 고조파 왜곡을 줄이는 조치도 5는 네 개의 증폭기를 배치하는 간단한 방법을 보여준다.대부분의 장치는 네 개의 앰프 핀에 직접 연결됩니다.한 전원의 접지 전류는 다른 채널 전원의 입력 접지 전압과 접지 전류를 방해하여 왜곡을 초래할 수 있다.예를 들어, 쿼드 앰프 채널 1의 (+VS) 바이패스 커패시터는 입력 근처에 직접 배치할 수 있고 (-VS) 바이패스 커패시터는 패키지의 다른 쪽에 배치할 수 있습니다.(+VS) 접지 전류는 채널 1을 방해할 수 있지만 (-VS) 접지 회로는 그렇지 않을 수 있습니다.
