PCB 기술 - 디바이스의 신호 무결성 및 특성 임피던스

당신이 판의 각종 신호를 안정시키려고 시도할 때, 신호의 완전성 문제는 약간의 문제를 일으킬 수 있다.IBIS 모델은 이러한 문제를 해결하는 간단한 방법입니다.IBIS 모델을 사용하여 신호 무결성 계산에 중요한 변수를 추출하고 PCB 설계에 대한 해결책을 찾을 수 있습니다.IBIS 모델에서 추출된 다양한 값은 신호 무결성 설계 계산의 일부입니다.

시스템의 전송선 일치 문제를 처리할 때 집적 회로와 PCB 회선의 임피던스와 특성을 알아야 합니다.그림 1은 단일 전송 케이블의 구조를 보여줍니다.

그림 1 송신기, 송신선 및 수신기 구성 요소를 연결하는 단일 송신선

전송선의 경우 IC IBIS 모델에서 IC의 송신기 출력 임피던스(ZT, Isla ◇) 및 수신기 입력 임피던스(ZR, Isla ◇)를 추출할 수 있습니다.IC 제조업체의 제품 사양은 이러한 집적회로(IC) 사양을 설명하지 않는 경우가 많지만 IBIS 모델을 통해 이러한 모든 값을 얻을 수 있습니다.

특성 임피던스(Z0, Isla ◇), 보드 전파 지연(D, ps/in), 회선 전파 지연(tD, 초) 및 이력선 길이(length, 인치) 등 네 가지 매개변수를 사용하여 전송선을 정의할 수 있습니다.일반적으로 FR-4 보드의 Z0 범위는 50 ~ 75, D 범위는 140 ps/in ~ 180 ps/in입니다.Z0 및 D의 실제 값은 실제 송전선로의 재료 및 실제 크기에 따라 달라집니다(참조1).특정 보드의 회선 지연(tD)은 전파 지연(D)에 사용 중인 이력 길이(length)를 곱한 것과 같습니다.모든 판재의 계산 방법은 다음과 같습니다.

tD = D* 길이

FR-4 보드를 사용할 때 합리적인 밴드선 전파 지연은 178ps/인치, 특성 임피던스는 50 ° 입니다.

신호 무결성 평가를 위한 트랜스미터 사양은 출력 임피던스(ZT)입니다.출력 임피던스를 결정할 때 IBIS 모델의 [Pin] 영역은 각 핀에 대한 저항, 인덕션 및 커패시터의 기생값을 제공합니다.그런 다음 각 버퍼의 커패시터 값(C_comp)과 함께 패키징 커패시터를 배치하여 보다 명확하게 이해할 수 있습니다.

[Pin] 키워드 위의 [Component], [Manufacturer] 및 [Package]에서 설명한 것처럼 [Pin] 키워드는 특정 패키지와 연관됩니다.발과 관련이 있으므로 [Pin] 키보드에서 패키징 용량과 감전을 찾을 수 있습니다.예를 들어, ads129x.ibs 모델("참조 문서 2")에서 그림 2는 핀 5E(PBGA, 64핀 패키지) 신호 GPIO4의 L_pin 값과 C_pin 값을 찾을 수 있는 위치를 보여줍니다.

그림 2에 C_pin 값이 포함된 ads1296zxg 패키지의 패키지 목록

신호는 1.489Nh 및 0.28001pF로 캡슐화된 L_pin (핀 감지) 과 C_pin (핀 커패시터) 입니다.

두 번째 중요한 커패시터 값은 [Model] 키워드의 C_comp 값입니다.IBIS 모델에서 올바른 모델을 찾은 것처럼 C_comp 값 목록도 찾을 수 있습니다.그림 3은 DIO_33 모델에서 C_comp의 예를 보여줍니다(참고 문서 2).

그림 3은 ads129x.ibs에서 DIO_33 유형 및 관련 C_comp 값 목록입니다.

그림 3의 선언에서 "~" 기호는 주석을 나타냅니다.이 문의 유효한 C_comp("참조 3") 목록은 다음과 같습니다.

▲ 일반값 최소값 최대값

(표준 PVT)(빠른 PVT)

C_comp 3.0727220e-12 2.3187130e-12 3.8529520e-12

이 목록에서 PCB 설계자는 세 가지 값 중에서 선택할 수 있습니다.PCB 전송 케이블 설계 단계에서 3.072722 Pf의 일반적인 값이 올바른 선택입니다.

IBIS 모델은 PCB 설계자에게 프로토타입 설계에 들어가기 전에 회로 기판을 시뮬레이션 할 수있는 몇 가지 단서를 제공합니다.검색 방법을 알고 있다면 IBIS 모델은 모든 핀의 특성 임피던스와 용량을 제공할 수 있습니다.평가의 다음 단계는 각 버퍼의 입력 / 출력 저항을 확인하는 것입니다. 다음에 소개하겠습니다.