PCB 기술 - 고속 회로 설계에서의 신호 완전성 분석

시스템 클럭의 빈도와 상승 시간이 증가함에 따라 신호 무결성 설계는 점점 더 중요해지고 있습니다.불행히도 대부분의 디지털 회로 설계자는 신호 무결성 문제의 중요성을 인식하지 못하거나 설계의 마지막 단계까지 이를 인식하지 못했습니다.

본고는 신호의 완전성이 고속 디지털 하드웨어 회로 설계에서의 영향을 소개한다.여기에는 특성 임피던스 제어, 단자 일치, 전원 및 접지 평면, 신호 라우팅 및 인터럽트 등의 문제가 포함됩니다.이러한 지식을 습득하면 디지털 회로 설계자가 회로 설계의 초기 단계에서 잠재적인 신호 무결성 문제를 인식하고 신호 무결성이 설계 성능에 미치는 영향을 피하도록 설계할 수 있습니다.

신호 무결성은 하드웨어 엔지니어에게 필수적인 설계 경험 중 하나였지만 디지털 회로 설계에서는 오랫동안 무시되었습니다.저속 논리회로 설계 시대에는 신호 무결성과 관련된 문제가 드물기 때문에 신호 무결성을 고려하는 것은 효율성 낭비로 여겨진다.그러나 최근 몇 년 동안 클럭 속도와 상승 시간이 증가함에 따라 신호 무결성 분석의 필요성과 설계도 증가했습니다.불행히도 대부분의 설계자는 주의를 기울이지 않으며 설계에서 신호 무결성 문제를 거의 고려하지 않습니다.

현대 디지털 회로는 최고 기가헤르츠의 주파수에 도달할 수 있으며, 상승 시간은 50ps 이내이다.이 속도로 PCB는 궤적의 부주의나 심지어 1피트까지 설계하여 발생하는 전압, 지연 및 인터페이스 문제가 이 선로에만 국한되지 않고 전체 판과 인접 판에 영향을 미친다.

이 문제는 혼합 회로에서 특히 심각하다.예를 들어, 시스템의 고성능 ADC가 디지털 방식으로 아날로그 신호를 수신하는 것을 고려합니다.ADC 장치의 디지털 출력 포트의 에너지 전파는 아날로그 입력 포트보다 130dB(10000000000배)에 쉽게 도달할 수 있습니다. ADC 디지털 포트의 어떤 소음도 있습니다. 설계된 신호 무결성은 신비한 과정이 아닙니다.설계의 초기 단계에서 잠재적인 문제를 인식하고 이후 단계에서 이로 인한 문제를 효과적으로 방지하는 것이 중요합니다.이 문서에서는 몇 가지 중요한 신호 무결성 과제와 이러한 과제에 대처하는 방법에 대해 설명합니다.

신호 무결성 보장:

1. 격리

PCB 보드의 구성 요소는 다양한 에지 속도와 다양한 노이즈 차이를 가지고 있습니다.SI를 향상시키는 가장 직접적인 방법은 장치의 경계 값과 민감도를 기반으로 PCB의 구성 요소를 물리적으로 분리하는 것입니다.다음 그림은 예입니다.이 예에서는 클럭 및 데이터 변환 회로의 고위험 회로인 전원 공급 장치, 디지털 I/O 포트 및 고속 로직을 특히 고려합니다.첫 번째 레이아웃에서 클럭과 데이터 변환기를 노이즈 장치 근처에 배치합니다.노이즈는 민감한 회로에 결합되어 성능을 저하시킵니다.두 번째 레이아웃의 유효한 회로 격리는 시스템 설계의 신호 무결성에 도움이 될 것입니다.

2. 임피던스, 반사 및 끝 일치

임피던스 제어와 단자 일치는 고속 회로 설계의 기본 문제이다.무선 주파수 회로는 일반적으로 각 회로 설계에서 가장 중요한 부분으로 간주되지만 일부 주파수가 무선 주파수보다 높은 디지털 회로 설계는 임피던스와 단자 일치를 무시합니다.

다음 그림과 같이 임피던스 오류로 인해 디지털 회로는 몇 가지 치명적인 영향을 받습니다.

a. 디지털 신호는 수신 장치의 입력과 송신 장치의 출력 사이에 반사를 일으킨다.반사 신호는 끝에서 완전히 흡수될 때까지 회선의 양 끝을 따라 반사되어 전파됩니다.

b. 반사 신호는 전송선을 통과하는 신호의 벨 효과를 일으킨다. 벨은 전압과 신호의 지연, 그리고 신호의 완전한 악화에 영향을 줄 것이다.

c. 일치하지 않는 신호 경로는 신호가 환경에 복사될 수 있습니다.

임피던스 미스매치로 인한 문제는 단접 임피던스를 통해 최소화할 수 있다.터미널 저항기는 일반적으로 수신단에 가까운 신호선에 배치된 하나 또는 두 개의 분리된 컴포넌트입니다.간단한 방법은 작은 저항기를 직렬로 연결하는 것이다.

단자 저항은 신호의 상승 시간을 제한하고 반사 에너지의 일부를 흡수합니다.임피던스 정합을 사용하는 것은 파괴 요소를 완전히 제거하지 못한다는 점에 유의해야 한다.그러나 적절한 장치를 신중하게 선택함으로써 터미널 임피던스는 신호의 무결성을 효과적으로 제어 할 수 있습니다.

컴팩트 PCI 사양의 특성 및 단자 임피던스와 같은 임피던스 제어가 모든 신호선에 필요한 것은 아닙니다.

임피던스 제어 사양이 필요하지 않은 다른 표준 및 설계자는 특별한 관심을 갖지 않습니다.최종 기준은 애플리케이션에 따라 다를 수 있습니다.따라서 신호선의 길이(관련성 및 지연 Td)와 신호 상승 시간(Tr)을 고려해야 합니다.임피던스 제어의 일반적인 규칙은 Td(연기)가 Tr의 1/6보다 커야 한다는 것입니다.

3. 내부 전층과 내부 전층 분할

디지털 회로 설계자가 전류 회로 설계에서 간과하는 요소는 다음 그림과 같이 두 문 회로 사이의 단일 신호 전송을 고려하는 것입니다.전류는 격자선 A에서 격자선 B로 순환한 다음 접지 평면에서 격자선 A로 돌아갑니다.

다음 두 가지 문제가 위의 그림에서 발생할 수 있습니다.

a. 점 a와 B 사이의 접지 평면은 저항성이 낮은 경로로 연결해야 합니다.접지 평면 사이에 큰 임피던스가 연결되면 접지 평면 핀 사이에 전압 회류가 발생합니다.이것은 불가피하게 모든 장치의 신호 폭 왜곡과 입력 소음의 중첩을 초래할 것이다.

b. 전류 회로의 면적은 가능한 한 작아야 한다.루프는 안테나와 같다.일반적으로 더 큰 루프 면적은 루프 복사 및 전도 기회를 증가시킵니다.모든 회로 설계자는 회로 전류가 신호선을 직접 따라 회로 면적이 가장 작기를 희망한다.

대면적의 접지를 채택하면 상술한 두 가지 문제를 동시에 해결할 수 있다.대면적 접지는 모든 접지 사이에 작은 임피던스를 제공할 수 있으며, 동시에 반환 전류가 신호선을 따라 가능한 한 직접 반환될 수 있도록 허용한다.

PCB 설계자의 일반적인 오류 중 하나는 접지 평면에 구멍과 슬롯을 만드는 것입니다.다음 그림은 신호선이 슬롯 지전층에 있을 때의 전류 방향을 보여 줍니다.회로 전류는 슬롯을 우회해야 하기 때문에 불가피하게 큰 순환 회로가 생길 것이다.

일반적으로 지상 전원 평면에 꽂는 것은 불가능하다.그러나 어떤 경우에는 슬롯 개설이 불가피하며 PCB 설계자는 먼저 슬롯 영역을 통과하는 신호 루프가 없는지 확인해야 합니다.혼합 신호 회로에도 동일한 규칙이 적용됩니다.

PCB 보드에 여러 접지 평면이 사용되지 않는 한특히 고성능 ADC 회로에서는 아날로그 신호, 디지털 신호, 시계 회로를 분리한 접지층을 사용해 신호 간 간섭을 효과적으로 줄일 수 있다.다시 한 번 강조해야 할 것은 어떤 경우에는 슬롯 개설이 불가피하며, PCB 설계자는 먼저 슬롯 지역을 통과하는 신호 회로가 없는지 확인해야 한다는 것이다.

미러 차이가 있는 전력 레이어에서는 다음 그림과 같이 레이어 간 영역의 면적도 고려해야 합니다.판의 가장자리에는 출력 평면층이 지평면층에 대한 복사효과가 존재한다.가장자리에서 새는 전자기 에너지는 인접한 판을 손상시킬 수 있다.다음 그림 a 를 참조하십시오.전원 평면 레이어의 면적을 적당히 줄입니다 (아래 그림 b 참조). 접지층이 한 영역에서 중첩되도록 합니다.이것은 전자기 누출이 인접판에 미치는 영향을 줄일 것이다.

4. 신호 연결

신호 무결성을 확보하는 데 가장 중요한 것은 신호선의 물리적 배선이다. CB 설계자는 설계를 가능한 한 짧은 시간 내에 끝내야 할 뿐만 아니라 신호의 무결성도 확보해야 하는 업무 부담을 자주 받는다.발생할 수 있는 문제와 신호 간의 차이를 어떻게 균형잡는지 이해하면 시스템 설계의 진행을 촉진할 수 있다.고속 전류는 신호선의 불연속성을 효과적으로 처리할 수 없다.신호 불연속 문제는 다음 그림 a에 나타날 가능성이 가장 높습니다.저속 회로에서는 일반적으로 신호의 불연속성을 고려할 필요가 없지만, 고속 회로에서는 이 문제를 고려해야 한다.따라서 회로 설계에서 다음 그림의 b/c와 같은 방법을 사용하면 신호의 연속성을 효과적으로 보장할 수 있다.

고속 회로 설계에서 신호 배선에는 또 다른 일반적인 문제가 있습니다.특별한 이유가 없다면 가능한 한 모든 합선을 없애야 한다.고주파 회로 설계에서 단락은 신호선의 임피던스 정합으로 인한 복사와 같다.

고속 회로 설계의 경로설정에서는 차동 쌍의 경로설정에 특히 주의해야 합니다.차동 쌍은 완전히 상호 보완되는 두 개의 신호선으로 구동됩니다.차분 쌍은 노이즈 간섭을 방지하고 S/N 속도를 향상시킵니다.그러나 차분은 신호 경로설정에 대한 요구가 특히 높습니다.

1.두 전선은 가능한 한 접선에 가까워야 한다;

2. 두 선의 길이는 동일해야 합니다.

함께 배치되지 않은 두 장치 사이에 차동 쌍 신호선을 올바르게 라우팅하는 방법은 중요한 문제입니다.

위의 그림 a에서 두 신호선의 길이가 일치하지 않기 때문에 일부 불확실한 위험이 존재할 수 있습니다.올바른 연결은 위의 그림 b와 같은 방식으로 해야 합니다.차등 경로설정의 일반적인 규칙은 두 신호선의 간격을 동일하게 유지하고 서로 가깝게 하는 것입니다.

5. 만담

PCB 설계에서 인터럽트는 또 다른 주목할 만한 문제이다.다음 그림은 PCB에서 인접한 세 쌍의 평행 신호선 사이의 직렬 교란 영역과 관련 전자기 영역을 보여줍니다.신호선 사이의 간격이 너무 길면 신호선 사이의 전자기 영역이 서로 영향을 미쳐 신호가 악화되는데, 이것이 바로 교란이다.

직렬 교란은 신호선 간격을 늘려 해결할 수 있다.그러나 PCB 설계자는 일반적으로 배선 공간이 점점 더 좁아지고 신호선 간격이 점점 좁아지는 제한을 받습니다.설계에서 더 많은 선택이 없기 때문에 설계에서 불가피하게 일부 교란 문제를 도입할 수 있다.분명히 PCB 설계자는 인터럽트 문제를 처리할 수 있어야 한다.수년 동안 신뢰할 수 있는 간격에 관한 많은 규칙이 발표되었습니다.업계에서 공인하는 규칙은 3W 규칙입니다. 즉, 인접한 신호선 사이의 거리는 신호선 너비의 최소 3배여야 합니다.그러나 실제로 허용되는 신호선 간격은 실제 적용, 작업 환경 및 설계 이중화 등에 따라 달라집니다.신호선 간격은 한 시나리오에서 다른 시나리오로 변경되며 매번 계산됩니다.따라서 교란 문제가 불가피할 경우 교란을 계량화해야 한다.이것은 컴퓨터 시뮬레이션 기술로 표시할 수 있다.시뮬레이터를 사용하여 설계자는 신호 무결성 효과를 확인하고 시스템의 간섭 효과를 추정할 수 있습니다.

6. 전원 분리

전력 디커플링은 이제 디지털 회로 설계의 표준 방법입니다.여기서 언급하면 전력선의 소음 문제를 줄이는 데 도움이 될 것이다.깨끗한 전원 공급 장치는 고성능 회로를 설계하는 데 매우 중요합니다.전원 공급 장치에 겹치는 고주파 노이즈는 인접한 모든 디지털 장치에 문제를 일으킬 수 있습니다.일반적인 소음은 지면 반발, 신호 복사 또는 디지털 장치 자체에서 발생합니다.전원 소음을 해결하는 가장 간단한 방법은 콘덴서를 사용하여 지상의 고주파 소음을 해결하는 것이다.이상적인 디커플링 콘덴서는 고주파 소음에 접지의 저임피던스 경로를 제공하여 전원 소음을 제거합니다.실제 응용에 근거하여 디커플링 콘덴서를 선택하다.대부분의 설계자는 가능한 한 전원 공급 장치의 핀에 가까운 표면에 커패시터를 설치하고 예측 가능한 전원 소음에 저항이 적은 접지 경로를 제공하기 위해 커패시터 값이 충분해야 합니다.디커플링 콘덴서를 사용할 때 일반적으로 부딪히는 문제는 디커플링 콘덴서를 단순히 콘덴서로 볼 수 없다는 것이다.다음과 같은 몇 가지 상황이 있습니다.

a. 콘덴서 포장은 기생 전감을 발생시킨다.

b. 콘덴서는 일부 등효 저항을 가져올 수 있다;

c. 전원 핀과 디커플링 콘덴서 사이의 도선은 일부 등효 전감을 가져올 수 있다;

d. 접지 핀과 접지 평면 사이의 도선은 일부 등효 전감을 가져올 수 있다;이로 인한 영향:

a. 콘덴서는 특정 주파수에 공명 효과를 발생시키고 이로 인해 발생하는 네트워크 임피던스는 인접 주파수 대역의 신호에 더 큰 영향을 미칠 것이다.

b. 동등저항(ESR)은 고속 소음 디커플링으로 형성된 저저항 경로에도 영향을 줄 수 있습니다.

디지털 디자이너에게 미치는 영향은 다음과 같습니다.

a. 부품의 Vcc 및 GND 핀에서 끌어낸 지시선은 작은 센서로 간주되어야합니다.따라서 Vcc 및 GND 지시선은 가능한 한 짧고 두껍게 설계하는 것이 좋습니다.

b. ESR 효과가 낮은 콘덴서를 선택하면 전원의 디커플링을 향상시키는 데 도움이 된다;

c. 소형 패키징 콘덴서를 선택하면 패키징 감지를 낮출 수 있습니다.장치를 작은 패키지로 교체하면 온도 특성이 변경됩니다.따라서 소형 패키징 콘덴서를 선택한 후 설계에서 부품의 배치를 조정해야 한다.

설계에서 X7R 콘덴서를 Y5V 콘덴서로 대체하면 더 작은 패키지와 더 낮은 동등한 전기 감각을 확보할 수 있지만, 동시에 더 많은 부품 비용을 들여 고온 특성을 확보할 수 있다.

설계에서 저주파 소음에 대한 대용량 콘덴서의 디커플링도 고려해야 한다.개별 전해 콘덴서와 탄탈륨 용기를 사용하면 설비의 비용 효율을 높일 수 있다.

7.요약:

신호의 완전성은 고속 디지털 회로 설계를 관통하는 가장 중요한 문제 중의 하나이다;다음은 디지털 회로 설계에서 신호 무결성을 보장하기 위한 몇 가지 권장 사항입니다.

a. 민감한 부품과 소음 부품을 물리적으로 분리한다.

b. 임피던스 제어, 반사 및 신호 단자 일치;

c. 연속적인 전원과 접지층을 사용한다.

d. 연결할 때 직각 사용을 최대한 피한다.

e. 차분 쌍의 접선 길이가 같다.

f. 고속 회로를 설계할 때 직렬 교란을 고려해야 한다.

g. 전원 분리 문제;

상술한 디지털 회로 설계 중의 문제를 잘 파악하면 디지털 회로 설계자가 회로 설계의 초기에 가능한 한 많은 회로 설계 중의 잠재적인 문제를 발견하는 데 도움을 줄 수 있다.