PCB 기술 - PCB 에뮬레이션 설계 및 PCB 시스템의 신호 무결성

A, PCB 에뮬레이션 및 DDR3 메모리 설계

1 개요 현재의 컴퓨터 시스템 DDR3 메모리 기술은 이미 광범위하게 응용되었고 데이터 전송 속도도 반복적으로 보급되어 현재 1866Mbps에 달한다.

이러한 고속 버스의 조건에서 데이터 전송 품질의 신뢰성을 확보하고 병렬 버스의 시차 요구를 만족시키기 위해 설계와 실현에 큰 도전을 제기했다.

본고는 주로 Cadence의 시역 분석 도구를 사용하여 DDR3 설계에 대해 정량 분석을 하고 DDR3 시퀀스 분석 신호의 완전성에 영향을 주는 주요 요소를 소개하며 결과에 대한 분석을 통해 설계를 개선하고 최적화하여 신호의 질을 향상시킨다.안정성과 보안이 크게 향상되었습니다.

2 DDR3 DDR3 메모리 소개 DDR3 메모리는 2개의 컨트롤러와 메모리 부분을 포함한 DDR2 메모리와 유사하며, 이 모든 것은 소스 동기화 타이밍을 사용합니다. 즉, 선택한 신호 (클럭) 는 별도의 클럭 소스가 아니라 구동 칩에 의해 전송됩니다.

DR2보다 높은 데이터 전송 속도, 최대 1866MBPSDDR3는 또한 1.5V의 작동 전압으로 동일한 주파수에서 전력 소비량을 줄일 수 있는 8비트 프리페치 기술을 사용하여 스토리지 대역폭을 크게 늘렸습니다.DDR3 인터페이스 설계는 매우 어렵습니다.독특한 Fly-by 토폴로지 구조를 사용하며 쓰기 균형 기술을 사용하여 장치의 내부 오프셋 타이밍 및 기타 효과적인 조치를 제어합니다.

설계 구현 및 신호 무결성을 보장하는 데 도움이 되지만 고주파 및 고대역폭을 구현하는 스토리지 시스템은 포괄적이지 않습니다.따라서 설계 구현의 무결성과 신호 품질을 보장하기 위해 시뮬레이션 분석이 필요합니다.

3 시뮬레이션 분석 DDR3 시뮬레이션 분석 결합 프로젝트 설명: 마이크론의 MT41J256M16HA-125IT를 메모리로 사용하는 PowerPC64비트 듀얼 코어 CPU 모듈을 선택합니다.

P5020 프로세서의 분석을 통해 이 모듈의 메모리 버스 데이터 전송 속도는 1333MT/s이고 아날로그 주파수는 666MHz이다.

3.1 사전 시뮬레이션 준비는 분석하기 전에 DDR3의 임피던스에 따라 PCB 제조업체와 소통하여 층압 구조를 확인할 필요가 있다.고속 전송에서 전송선의 성능을 보장하는 관건은 연속적인 특성 임피던스이다.고속 PCB 신호선의 임피던스 제어를 일정한 범위 내에서 결정하여 인쇄회로기판을"제어 가능한 임피던스 보드"로 만드는 것이 시뮬레이션 분석의 기초이다.

DDR3 버스의 단선 임피던스는 50섬, 차선형 임피던스는 100섬이다.분석 대상 장치의 소스 없는 장치 할당 모델을 포함하여 분석 네트워크 터미널의 전압 값을 설정하고 장치 유형 속성을 식별하며 장치 핀 속성 (입출력, 전원 접지 등) 을 확인합니다...

둘째, PCB 고속 시스템의 신호 무결성을 신속하게 해결

PCB 고속 시스템의 신호 무결성 문제를 신속하게 해결합니다.데이터 속도가 향상됨에 따라 신호 무결성 문제는 설계 엔지니어가 고려하는 가장 중요한 요소가 되었습니다.이러한 데이터 속도의 기하급수적인 증가는 휴대용 모바일 장치와 소비자 디스플레이 제품과 같은 고대역폭 라우터/스위치와 같은 애플리케이션에서 볼 수 있습니다.디더링 (노이즈) 은 설계에서 신호 무결성 수준을 낮추는 주요 원인입니다.설계자는 레이아웃, 임피던스 일치 및 더 비싼 재료를 사용하여 신호 무결성 향상 기술을 구현하는 것 외에도 이퀄라이저와 같은 디더링 수신기를 설계에 간단히 추가하여 디더링 문제를 해결할 수 있습니다.

이를 통해 설계자는 신호 무결성 문제가 아니라 시스템의 핵심 설계에 초점을 맞출 수 있습니다.신호 배선은 과거에는 일반적으로 간단한 개념으로 여겨졌으며 배선의 관점에서 비디오 신호, 음성 신호 또는 데이터 신호 사이에는 차이가 없습니다.이 때문에 과거에는 신호 배선에 관심을 갖는 사람이 거의 없었다.그러나 지금은 상황이 완전히 바뀌었다.비디오 신호 전송 속도는 현재 채널당 3.3Gbps에 도달했으며 데이터 신호는 채널당 5Gbps를 훨씬 초과합니다.

PCI Express, XAUI, SATA, TMDS, 디스플레이 포트와 같은 고속 직렬 표준은 설계 팀과 엔지니어가 신호 무결성뿐만 아니라 시스템 성능과 신뢰성에 어떻게 영향을 미칠지 깊이 있게 이해해야 합니다.이러한 지식을 습득하기 위해서는 엔지니어가 먼저 시스템의 신호 무결성에 영향을 주는 요소를 이해해야 합니다.신호 떨림을 증가시켜 시스템의 신호 완전성 손실을 관찰할 수 있다.시스템의 총 디더링은 주로 두 가지 디더링으로 구성되어 있는데, 즉 무작위 디더링과 확정적 디더링이다.무작위 떨림은 무한하며 기본적으로 고스 분포에 복종하고 확정적 떨림은 제한적이며 예측 가능하다.

90% 의 시스템에서 확실한 디더링은 설계 엔지니어가 해결해야 할 주요 신호 무결성 문제입니다.확실성 디더링에는 대역폭 제한 문제, 클럭 주기 비대칭 및 교차 결합 또는 EMI 문제로 인해 발생하는 코드 간섭 (ISI), 점유 비율 왜곡 및 주기적 디더링이 포함됩니다.

커넥터, PCB 경로설정, 긴 케이블 및 경로설정을 따라 배치되는 기타 소스 없는 컴포넌트와 같은 소스 없는 컴포넌트는 확실한 디더링의 가장 중요한 소스입니다.신호 주파수가 높을수록 감쇠가 커지므로 지정된 데이터 스트림의 전력 레벨이 일치하지 않으며 이 전력 레벨이 어그러지면 신호의 ISI가 발생합니다.

ISI는 수신기가 신호에서 실제 데이터를 올바르게 추출하지 못하도록 신호 무결성을 낮춥니다.전력 레벨이 일치하지 않는 이유는 설계 엔지니어가 설계의 데이터 전송을 보장할 수 없기 때문입니다.데이터는 끊임없이 변화할 수 있다(0-1-0-1-0-1 등). 또는 일정할 수 있다(1-1-1-1-1-1 등). 분명히 위의 6개의 변화 비트의 면세 비율은 6"1"상정 데이터 흐름의 공비 비율의 6배이다.면세 비율이 6배 작아 신호 주파수가 6배 높아진다.

데이터 스트림에 두 가지 유형이 포함되어 있으면 수신기 신호는 주파수가 높을수록 감쇠가 커지기 때문에 매우 다른 전력 레벨을 갖게 됩니다.

전력 불일치 문제를 해결하는 대부분의 고속 신호 표준은 8B/10B 인코딩과 같은 변화가 없는 연속 비트 수를 최소화하도록 규정하고 있습니다.이 인코딩 방식은 데이터 흐름이 4개의 연속 비트를 넘지 않도록 합니다.

그러나 여전히 수신기 신호의 고출력 부분을 4배 증가시킬 수 있다.PCB 설계자는 ISI를 낮추기 위해 전력 레벨 부조화를 보상하기 위해 균형 또는 가중 제거 기술을 사용할 수 있습니다.

PCB 균형 기술은 모든 고속 비트의 출력을 증가시켜 고속 비트와 저속 비트의 수신 신호가 동일한 전력 레벨을 가지도록 함으로써 전력 레벨의 미스매치를 줄일 것이다.이것은 균형을 높이는 것과는 반대이지만 목표는 동일합니다. 전력 수준의 불일치를 최소화하는 것입니다.그것은 저속 드릴의 출력을 낮추어 실현되며, 이는 고속 드릴의 출력을 증가시킬 것이다.