정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
오류 1: 이 보드는 PCB 설계 요구 사항이 높지 않기 때문에 비교적 가는 전선과 자동 천을 사용합니다.평론: 자동배선은 반드시 더욱 큰 PCB면적을 차지해야 한다. 동시에 수동배선보다 구멍이 훨씬 많고 대량제품이 크다. PCB제조업체의 가격은 업무요소외에 선폭과 구멍의 수량도 고려했다. 이는 PCB의 생산량과 자리수의 소모에 영향을 주었고 공급업체의 원가를 절약했으며 가격에도 원인을 찾아주었다.
오해 2: 이 버스 신호는 안전을 보장하기 위해 저항기에 의해 당겨집니다.평론: 신호는 위아래로 당겨야 한다. 원인은 아주 많지만 전부는 아니다.저항을 당겨 단일 입력 신호를 내리면 전류가 몇 마이크로암페어 이하이지만 구동 신호 하나면 전류가 밀리암페어에 도달한다. 현재 시스템은 종종 32비트 주소 데이터이다. 244/245 격리 후의 버스 등 신호가 있을 수 있다. 당겨지면 몇 와트의 전력 소비량은 저항에 있다.
오해 3: CPU 및 FPGA에서 사용되지 않는 이러한 I/O 포트를 어떻게 처리합니까?우리 그것을 비우고 잠시 후에 다시 이야기합시다.참고: 사용하지 않는 I/O 포트가 중단되면 외부에서 약간의 간섭이 반복 진동의 입력 신호가 될 수 있으며, MOS 부품의 전력 소비량은 기본적으로 격자선이 뒤집히는 횟수에 따라 달라집니다.만약 당신이 그것을 끌어올린다면, 각 핀에도 마이크로암페어의 전류가 있을 것이다. 그래서 가장 좋은 방법은 그것을 출력으로 설정하는 것이다. (물론 밖에는 다른 구동 신호가 없다.)
오해 4: FGPA의 전력 소비량은 사용된 트리거의 수와 트리거의 수에 정비례하기 때문에 다른 회로에서 같은 FPGA 모델의 전력 소비량은 다른 시간에 100의 배수로 변경될 수 있습니다.고속 트리거의 수를 최소화하는 것이 FPGA 전력 소비량을 줄이는 기본적인 방법입니다.
오해 5: 이 작은 칩들은 전력 소비량이 매우 낮다.ABT16244는 부하 없이 1마 미만을 소비하지만, 각 핀이 60mA의 부하를 구동할 수 있다는 지표(예: 수십 옴의 저항과 일치), 즉 만부하 시 최대 전력 소비량은 60 * 16 = 960mA이다.물론 전류가 너무 강해서 열이 부하에 떨어졌을 뿐이다.
오해 6: 메모리에 너무 많은 제어 신호가 있습니다. 이 보드에 OE와 WE 신호를 사용하기만 하면 데이터를 더 빨리 읽을 수 있습니다.코멘트: 칩 선택이 유효할 때 (OE 및 WE 상관없이) 대부분의 메모리는 칩 선택이 유효하지 않을 때보다 100배 이상 전력 소비량이 많으므로 가능한 한 CS를 사용하여 칩을 제어하고 다른 요구 사항을 충족하면 칩 선택 펄스의 폭을 최소화해야합니다.
오해 7: 이 신호들은 어떻게 급하게 처리되었습니까?잘 일치하기만 하면 평론은 제거할수 있다. 100Base-T, CML과 같은 소수의 특정신호외에 또 과충이 있다.신호가 그리 크지 않은 한 반드시 일치해야 하는 것은 아니다. 설령 일치가 가장 좋은 일치가 아니더라도 말이다.TTL의 출력 임피던스는 50옴, 심지어 20옴보다 작기 때문에, 만약 이렇게 큰 저항 정합에서 전류가 매우 크다면, 전력 소비량은 받아들일 수 없을 뿐만 아니라, 신호 폭도 너무 작아서 사용할 수 없을 것이다. 예를 들면 평균 출력 신호가 출력할 때의 높은 레벨과 낮은 출력 임피던스의 전기는 평소에 같지 않고 완전히 일치하지 않는다.따라서 오버 스트림을 구현하기만 하면 TTL, LVDS, 422 및 기타 신호의 일치를 수락할 수 있습니다.
오류 8: 전력 소비량을 줄이는 것은 하드웨어 직원의 일이며, 소프트웨어는 무관하다.평론: 하드웨어는 하나의 무대일 뿐이지만, 공연은 소프트웨어이다. 거의 버스의 모든 칩에 접근할 수 있고, 모든 신호 뒤집기는 거의 소프트웨어에 의해 제어된다.소프트웨어가 외부 스토리지에 대한 액세스 횟수 (레지스터 변수 사용, 내부 CACHE 사용 등) 를 줄일 수 있다면, 중단 (중단은 일반적으로 상단 저항이 있는 저전압 유효 중단) 과 특정 보드에 대한 기타 특정 조치에 대한 응답은 전력 소비량을 줄이는 데 크게 기여할 것이다.
