PCB 블로그 - PCB 보드 테스트 및 설계 프로그램

소형화가 끊임없이 향상됨에 따라 PCB 보드 구성 요소와 케이블 연결 기술도 크게 진보했다. 예를 들어 BGA 케이스에 패키지된 고도로 통합된 마이크로IC는 도체 사이의 절연 간격이 0.5mm로 낮아져 두 가지 예만 들었다.전자 부품의 배선 설계 방법은 미래 생산 과정에서의 테스트가 순조롭게 진행될 수 있는지에 점점 더 큰 영향을 미친다.다음은 중요한 규칙과 유용한 팁입니다.특정 절차(DFT 테스트 가능 설계, 테스트 가능 설계)를 준수함으로써 프로덕션 테스트를 준비하고 구현하는 비용을 크게 절감할 수 있습니다.이러한 프로그램은 수년 동안 개발되었으며, 물론 새로운 생산 및 구성 요소 기술이 도입되면 그에 따라 확장하고 조정해야합니다.전자제품의 구조가 갈수록 작아짐에 따라 두가지 특별히 사람들의 주목을 끄는 문제가 나타났다. 첫째, 접촉할수 있는 회로노드가 갈수록 적어지고있다.다른 하나는 In Circuit Test Apps와 같은 방법을 제한하는 것입니다.이러한 문제를 해결하기 위해 회로 레이아웃에 적절한 조치를 취하고 새로운 테스트 방법과 혁신적인 어댑터 솔루션을 채택할 수 있습니다.두 번째 문제의 해결 방안에는 독립적인 프로세스로 처음 사용된 테스트 시스템을 위한 추가 작업도 포함된다.이러한 작업에는 테스트 시스템을 통해 메모리 구성 요소를 프로그래밍하거나 통합 구성 요소 자체 검사 (내장 자체 검사, BIST, 내장 자체 검사) 가 포함됩니다.전반적으로 이러한 단계를 테스트 시스템으로 옮기면 더 많은 부가가치가 창출됩니다.이러한 조치를 순조롭게 실시하기 위해서는 반드시 제품 연구 개발 단계에서 상응하는 고려를 취해야 한다.

1.테스트 용이성

테스트 가능성의 의미는 테스트 엔지니어가 가장 간단한 방법을 사용하여 구성 요소의 특성을 검사하고 예상되는 기능을 충족시킬 수 있는지 확인할 수 있다는 것으로 이해할 수 있습니다.간단히 말해

제품이 기술 규범에 부합되는지 테스트하는 방법은 얼마나 간단합니까?

테스트 프로그램을 쓰는 속도가 얼마나 빠릅니까?

제품 고장의 발견은 얼마나 광범위합니까?

테스트 포인트에 액세스하는 방법은 얼마나 간단합니까?

기계와 전기 설계 실천을 고려하여 양호한 테스트 가능성을 실현해야 한다.물론 테스트성을 실현하려면 대가가 있지만 전반 과정에 일련의 좋은 점이 있기에 제품의 성공적인 생산의 중요한 전제이다.

2. 테스트 친화적인 기술을 개발하는 이유

과거에는 한 제품이 이전 테스트 지점에서 테스트할 수 없다면 문제가 한 테스트 지점에서 통과될 수밖에 없었다.생산 테스트 과정에서 제품 결함이 발견되지 않으면 결함의 식별과 진단은 기능 및 시스템 테스트로 이동하기만 하면 됩니다.반대로 오늘날의 사람들은 가능한 한 빨리 결함을 발견하려고 시도하는데, 그 장점은 원가가 낮을 뿐만 아니라, 더 중요한 것은 오늘날의 제품은 매우 복잡하며, 일부 제조 결함은 기능 테스트에서 전혀 감지할 수 없을 수도 있다는 것이다.예를 들어, 소프트웨어나 프로그래밍을 미리 설치할 일부 구성 요소의 경우 이러한 문제가 발생합니다.(예: 플래시 또는 ISP: 시스템 내 프로그래밍 가능 장치).이러한 구성 요소의 프로그래밍은 개발 단계에서 계획되어야 하며, 테스트 시스템은 반드시 이 프로그래밍을 파악해야 한다.우호적인 회로 설계를 테스트하는 데는 약간의 돈이 필요하지만, 어려운 회로 설계를 테스트하는 데는 더 많은 돈이 필요하다.테스트 자체는 비용이 있으며 테스트 비용은 테스트 시리즈가 증가함에 따라 증가합니다.온라인 테스트에서 기능 테스트 및 시스템 테스트에 이르기까지 테스트 비용은 계속 증가하고 있습니다.테스트 중 하나를 건너뛰면 비용이 더 많이 듭니다.일반적인 규칙은 테스트당 비용을 10배 증가시키는 것입니다.테스트 우호형 회로 설계를 통해 고장을 조기에 발견할 수 있어 테스트 우호형 회로 설계에 쓴 자금을 신속하게 보상할 수 있다.

3. 문서가 테스트 가능성에 미치는 영향

구성 요소 개발에서 전체 데이터를 최대한 활용해야만 오류를 완전히 감지할 수 있는 테스트 프로그램을 실행할 수 있습니다.많은 경우 개발과 테스트 간의 긴밀한 협력이 필요하다.문서는 테스트 엔지니어가 구성 요소의 기능을 이해하고 테스트 정책을 개발하는 데 논란의 여지가 없는 영향을 미칩니다.문서가 부족하고 구성 요소의 기능에 대한 이해가 부족하여 발생하는 문제를 피하기 위해 테스트 시스템 제조업체는 테스트 모드를 무작위로 자동으로 생성하는 소프트웨어 도구에 의존할 수도 있고 벡터가 아닌 방법에 의존할 수도 있다. 이것은 단지 임시방편일 뿐이다.테스트 전 전체 문서에는 부품 목록, 회로 설계 데이터 (주로 CAD 데이터) 및 데이터 테이블과 같은 서비스 어셈블리 기능에 대한 세부 정보가 포함됩니다.모든 정보가 파악되면 테스트 벡터를 컴파일하거나 구성 요소 장애 모드를 정의하거나 일부 사전 조정을 수행할 수 있습니다.부품이 잘 용접되었는지 확인하고 필요한 데이터를 맞추는 등의 기계적 데이터도 중요합니다.플래시, PLD, FPGA 등 프로그래밍 가능한 구성 요소의 경우 설치 중에 프로그래밍되지 않은 경우 테스트 시스템에서 프로그래밍해야 하며 프로그래밍 데이터를 알아야 합니다.플래시 디바이스의 프로그래밍 데이터는 완전해야 합니다.플래시 메모리 칩에 16Mbit 데이터가 포함되어 있는 경우 16Mbit를 사용할 수 있어야 오해를 방지하고 주소 지정 충돌을 피할 수 있습니다.예를 들어, 4M 비트 스토리지를 사용하여 구성 요소에만 300K 비트의 데이터를 제공하는 경우 이러한 일이 발생할 수 있습니다.물론 데이터는 인텔의 16진수 또는 모토로라의 s 기록 구조와 같은 인기있는 표준 형식으로 준비되어야합니다.대부분의 테스트 시스템은 플래시 또는 ISP 구성 요소를 프로그래밍할 수만 있다면 이러한 형식을 설명할 수 있습니다.앞서 언급한 많은 정보 중 많은 정보도 어셈블리 제조에 필요합니다.물론 제조가능성과 시험가능성 사이에는 명확한 구별이 있어야 한다. 이는 완전히 다른 개념이기에 부동한 전제를 구성한다.

4. 테스트 가능성이 좋은 기계 접촉 조건

매우 좋은 전기적 테스트 가능성을 가진 회로라도 역학의 기본 규칙을 고려하지 않으면 테스트하기 어렵다.많은 요소들이 전기 테스트 가능성을 제한한다.테스트 포인트가 부족하거나 너무 작으면 프로브 어댑터가 회로의 각 노드에 도달하기 어렵습니다.시험점 위치 오차와 크기 오차가 너무 크면 중복성이 떨어지는 문제가 발생한다.프로브 어댑터를 사용할 때는 래치 구멍과 테스트 포인트의 크기 및 위치 지정에 대한 일련의 권장 사항을 준수해야 합니다.

5. 테스트 가능한 전기 전제 조건

전기 선결 조건과 기계 접촉 조건은 양호한 테스트 가능성에도 마찬가지로 중요하며, 둘 다 반드시 없어서는 안 된다.격자선 회로를 테스트할 수 없습니다.시작 입력 단자가 테스트 지점을 통과하지 못하거나 시작 입력 단자가 패키지에 있어 외부에서 접촉할 수 없기 때문일 수 있습니다.원칙적으로 이 두 가지 상황은 모두 좋지 않다.테스트를 수행할 수 없게 합니다.회로를 설계할 때 주의해야 할 것은 온라인 테스트 방법을 통해 테스트할 모든 부품은 모든 부품이 전기로 절연될 수 있도록 하는 메커니즘이 있어야 한다는 것이다.이 메커니즘은 정적 고옴 상태의 컴포넌트의 출력을 제어하는 입력을 비활성화할 수 있습니다.거의 모든 테스트 시스템이 노드의 상태를 임의의 상태로 역구동할 수 있지만, 관련된 노드는 여전히 비활성화 입력을 갖추어야 한다. 먼저 노드를 고옴 상태로 만든 다음"사뿐사뿐"상응하는 레벨을 추가해야 한다.마찬가지로 주파수 발생기는 항상 지시선, 그리드 또는 삽입식 브리지를 가동하여 발진기 뒷면과 직접 끊어진다.시동 입력은 회로에 직접 연결되지 않고 100옴 저항기를 통해 회로에 연결되어야 합니다.각 구성 요소에는 고유한 시작, 재설정 또는 제어 핀이 있어야 합니다.많은 부품의 부팅 입력이 회로에 연결된 저항기를 공유하는 것을 피해야 한다.이 규칙은 ASIC 어셈블리에도 적용되며 ASIC 어셈블리에는 또한 지시선 핀이 있어야 하며 이 지시선 핀을 사용하여 출력을 높음 옴 상태로 만들 수 있습니다.작동 전압이 켜져 있을 때 구성 요소를 재설정할 수 있다면 테스터 부팅 재설정도 도움이 됩니다. 이 경우 테스트 전에 구성 요소를 지정한 상태로 간단히 설정할 수 있습니다.사용되지 않은 부품 지시선도 접근할 수 있어야 합니다. 이러한 곳에서 발견되지 않은 단락으로 인해 부품 고장이 발생할 수도 있습니다.또한 사용되지 않는 격자선은 일반적으로 나중에 설계 개선을 위해 사용되며 회로에 재경로설정될 수 있습니다.따라서 처음부터 가공소재가 신뢰할 수 있도록 테스트하는 것도 중요합니다.

6. 플래시 및 기타 프로그래밍 가능한 구성 요소 정보

플래시 프로그래밍 시간이 매우 긴 경우도 있습니다 (대형 스토리지 또는 스토리지의 경우 최대 1 분).따라서 다른 구성 요소를 역방향으로 제어할 수 없습니다. 그렇지 않으면 플래시가 손상될 수 있습니다.이를 방지하려면 주소 버스에 연결된 제어선의 모든 부품이 하이옴 상태로 있어야 합니다.마찬가지로 데이터 버스는 플래시가 제거되고 추가 프로그래밍에 사용될 수 있도록 격리될 수 있어야 합니다.시스템 내 프로그래밍 가능한 구성 요소 (ISP), Altera, Xilinx 및 Lettuce와 같은 회사의 제품 및 기타 특수 요구 사항에 대한 요구 사항도 있습니다.테스트 가능한 기계적 및 전기적 전제 조건 외에도 데이터에 대한 프로그래밍 및 검증 가능성을 보장해야 합니다.Altera 및 Xilinx 구성 요소의 경우 최근 업계 표준이 된 Serial VectorFormat SVF(serial VectorFormat SVF)를 사용합니다.많은 테스트 시스템은 신호 발생기를 테스트하기 위해 이러한 구성 요소 및 사용자 입력 데이터를 직렬 벡터 형식(SVF)으로 프로그래밍할 수 있습니다.Boundary Scan Kette JTAG를 통해 이러한 컴포넌트를 프로그래밍하고 Serial 데이터 형식을 프로그래밍합니다.프로그래밍 데이터를 컴파일할 때는 프로그래밍할 컴포넌트에만 데이터를 복원하는 것이 아니라 회로의 전체 컴포넌트 체인을 고려하는 것이 중요합니다.프로그래밍할 때 자동 테스트 신호 발생기는 전체 부품 체인을 고려하고 다른 부품을 바이패스 모델에 삽입합니다.대신 Lattice는 JEDEC 형식의 데이터가 필요하며 일반적인 입력 및 출력을 통해 병렬 프로그래밍됩니다.프로그래밍 후 데이터는 구성 요소 기능을 검사하는 데도 사용됩니다.개발 부서에서 제공하는 데이터는 가능한 한 쉽게 테스트 시스템에 직접 사용되거나 간단한 변환을 통과해야합니다.

7. 경계 스캔에서 주의해야 할 점(JTAG)

복잡한 구성 요소 세부 메쉬 기반 구성 요소는 테스트 엔지니어에게 거의 액세스할 수 없는 테스트 포인트를 제공합니다.이 점에서 여전히 테스트 가능성을 높일 수 있습니다.경계 스캔 및 통합 자체 테스트 기술은 테스트 완료 시간을 단축하고 결과를 향상시키는 데 사용됩니다.개발 엔지니어와 테스트 엔지니어에게 경계 스캔과 통합 자체 검사 기술을 기반으로 한 테스트 전략은 분명히 비용을 증가시킬 것이다.개발 엔지니어는 회로에서 경계 스캔 구성 요소(IEEE-1149.1 표준)를 사용하고 테스트 데이터 입력 TDI, 테스트 데이터 출력 TDO, 테스트 클럭 주파수 TCK 및 테스트 모드 선택 TTMS 및 ggf.test reset과 같은 특정 테스트 지시선에 액세스할 수 있도록 시도해야 합니다.테스트 엔지니어는 어셈블리에 대한 경계 스캔 모델(BSDL-경계 스캔 설명 언어)을 개발했습니다.이 점에서 그는 구성 요소가 어떤 경계 스캔 기능과 명령을 지원하는지 알아야 한다.경계 스캔 테스트를 통해 단락을 진단하고 컨덕터 수준으로 열 수 있습니다.또한 개발 엔지니어가 지정한 경우 경계 검색 명령 "RunBIST" 를 통해 구성 요소의 자동 테스트를 트리거할 수 있습니다.특히 회로에 많은 ASIC 및 기타 복잡한 구성 요소가 있을 때 이러한 구성 요소에는 일반적인 테스트 모델이 없습니다.경계 스캔 어셈블리를 사용하여 테스트 모델 구축 비용을 크게 절감할 수 있습니다.시간과 비용의 감소는 요소마다 다릅니다.IC가 있는 회로의 경우 100% 검색이 필요한 경우 약 400000개의 테스트 벡터가 필요합니다.경계 검색을 사용하면 동일한 장애 감지율에서 테스트 벡터 수를 수백 개로 줄일 수 있습니다.따라서 테스트 모델이 없거나 회로에 접촉하는 노드가 제한될 때 경계 스캔 방법이 특히 유리합니다.경계 검색 사용 여부는 개발 및 제조 비용의 증가에 따라 달라집니다.경계 검색은 오류를 발견하는 데 필요한 시간, 테스트 시간, 출시 시간, 어댑터 비용과 균형을 맞추고 가능한 한 비용을 절감해야 합니다.대부분의 경우 기존 온라인 테스트 방법과 경계 스캔 방법을 결합하는 것이 PCB 보드의 솔루션입니다.