PCB 블로그 - EMI 방사선 제어에서 PCB 보드 레이어 스택의 역할

이 기사는 기본적인 PCB 보드 레이아웃에서 시작하여 EMI 발사를 제어하는 PCB 레이어 스택의 역할과 설계 기술에 대해 논의합니다.

전원 버스

집적회로의 전원 핀들 근처에 적당한 용량의 콘덴서를 합리적으로 배치하면 집적회로의 출력 전압이 빠르게 변경될 수 있다.그러나 문제는 여기서 끝나지 않았다.콘덴서의 주파수 응답이 제한되어 있기 때문에 전체 주파수 대역에서 IC 출력을 깨끗하게 구동하는 데 필요한 고조파 출력을 생성하지 못하게 합니다.또한 전원 모선에서 발생하는 순간적 전압은 공통 모드 EMI 간섭의 주요 원천인 디커플링 경로의 전감에서 압력 강하를 발생시킵니다.우리는 이 문제들을 어떻게 해결해야 합니까?우리 보드의 IC의 경우 IC 주변의 전원 평면은 이산 콘덴서에서 누출된 에너지를 수집하고 깨끗한 출력에 고주파 에너지를 제공하는 좋은 고주파 콘덴서로 간주 될 수 있습니다.또한 좋은 전원 계층의 감응은 작아야 하며, 감응으로 합성된 순간적 신호도 작아 공통 모드 EMI를 낮춰야 한다.물론 전원 계층에서 IC 전원 핀까지의 연결은 가능한 한 짧아야 합니다. 디지털 신호의 상승 추세가 점점 빨라지고 IC 전원 핀이 있는 용접판에 직접 연결되기 때문에 별도로 논의됩니다.

공통 모드 EMI를 제어하기 위해 전력 평면은 디커플링이 용이하고 전기 감각이 충분히 낮도록 설계된 합리적인 전력 평면 쌍이어야 합니다.어떤 사람은 그것이 얼마나 좋은지 물어볼 수 있습니다.이 질문에 대한 대답은 전원 공급 장치의 계층, 계층 간의 재료 및 작동 빈도 (즉, IC 상승 시간의 함수) 에 달려 있습니다.일반적으로 전력층의 간격은 6mil이고 중간층은 FR4 재료이며 전력층의 평방인치당 등효용량은 약 75pF이다.분명히 층 간격이 작을수록 용량이 커진다.상승시간이 100~300ps 사이인 부품은 많지 않지만 현재 IC의 발전속도로는 상승시간이 100ps~300ps 범위 내의 부품이 큰 비율을 차지할 것으로 보인다.상승 시간이 100 ~ 300ps인 회로의 경우 3mil 계층 간격은 더 이상 대부분의 애플리케이션에 적용되지 않습니다.당시 층 간격이 1밀귀 미만인 계층화 기술을 사용하고 FR4 개전 소재를 매우 높은 개전 상수로 대체할 필요가 있었다.이제 세라믹과 세라믹은 100 ~ 300ps 상승 시간 회로의 설계 요구 사항을 충족시킬 수 있습니다.앞으로 새로운 재료와 방법이 채택될 수도 있지만, 오늘날 흔히 볼 수 있는 1~3ns 상승 시간 회로, 3~6mil 층 간격, FR4 전매체 재료의 경우 일반적으로 고급 고조파를 처리하고 충분히 낮은 순간을 유지할 수 있다. 즉, 공통 모드 EMI는 매우 낮을 수 있다.이 문서에서 제시된 PCB 계층형 스태킹 설계 예는 3 ~ 6밀의 귀 간격을 가정합니다.

전자기 차폐

신호 라우팅의 관점에서 볼 때, 좋은 계층화 전략은 모든 신호 흔적선을 전원 또는 접지층 옆의 한 층 또는 몇 층에 배치하는 것입니다.전력에 대해 좋은 계층화 전략은 전력층이 지상층과 인접해 있고 전력층과 지상층 사이의 거리가 가능한 한 작아야 한다. 이것이 바로 우리가 말하는"계층화"전략이다.

PCB 스태킹

EMI를 차단하고 억제하는 데 도움이 되는 스태킹 정책은 무엇입니까?다음 계층형 스태킹 시나리오는 전원 공급 장치의 전류가 단일 레이어에서 흐르고 단일 전압 또는 여러 전압이 같은 레이어의 다른 부분에 분산되어 있다고 가정합니다.여러 파워 평면의 상황은 다음에 설명됩니다.

4층판

4 레이어의 설계에는 몇 가지 잠재적인 문제가 있습니다.우선 두께가 62밀이인 전통적인 4층판의 경우 신호층이 외층에 있고 전원층과 접지층이 내층에 있더라도 전원층과 접지층 사이의 거리는 여전히 너무 크다.비용이 필요한 경우 다음 두 가지 기존 4 계층 구조의 대안을 고려하십시오.이 두 솔루션 모두 EMI 억제 성능을 향상시킬 수 있지만 보드에 있는 구성 요소의 밀도가 충분히 낮고 구성 요소 주위에 충분한 면적이 있어야 합니다 (필요한 전원 공급 장치의 구리 레이어를 배치할 곳).PCB의 바깥쪽은 모두 접지층이고 중간 2층은 신호/전원층이다.신호층의 전원은 넓은 흔적선을 사용하여 배선하기 때문에 전원 전류의 경로 저항이 비교적 낮고 신호 마이크로밴드 경로의 저항도 비교적 낮다.EMI 제어 측면에서 기존 4층 PCB 구조다.두 번째 시나리오에서는 외층은 전원과 접지를 수신하고 중간 2층은 신호를 수신한다.이 방안은 기존 4층판에 비해 개선이 적고 층간 저항이 기존 4층판과 마찬가지로 떨어진다.흔적선 임피던스를 제어하려면 이 같은 스택 방안은 전원과 접지 동도 아래에서 매우 조심스럽게 흔적선을 배선해야 한다.또한 전원 또는 접지 평면의 구리 섬은 직류 및 저주파 연결을 보장하기 위해 가능한 한 긴밀하게 상호 연결되어야합니다.

6층판

컴포넌트 밀도가 4 레이어에 상대적으로 높으면 6 레이어를 사용합니다.그러나 6층판 설계의 일부 스택 방안은 전자장을 차단하기에 부족하며 전원 모선의 순간적 신호를 낮추는 데 큰 영향을 미치지 않는다.다음은 두 가지 예를 토론하겠습니다.첫 번째 예에서는 전원 공급 장치가 두 번째 레이어와 다섯 번째 레이어에 배치됩니다.전원 구리 코팅의 높은 임피던스로 인해 공통 모드 EMI 방사선을 제어하는 것은 매우 불리합니다.그러나 신호 임피던스 제어의 관점에서 볼 때 이 방법은 매우 정확합니다.두 번째 예제에서는 전원 공급 장치를 계층 3과 계층 4에 배치합니다.이 설계는 전원 구리 패키지의 임피던스 문제를 해결합니다.1층과 6층의 전자기 차폐 성능이 떨어지기 때문에 차형 EMI가 증가한다.만약 두 외층의 신호선 수량이 적고 흔적선 길이가 짧다면 (신호 고조파 파장의 1/20보다 짧다), 이 설계는 차형 EMI 문제를 해결할 수 있다.외층의 비소자와 비적선 영역을 구리로 채우고 복동 영역을 접지 (파장 1/20마다 간격) 함으로써 차형 EMI의 억제가 특히 좋다.앞에서 설명한 대로 구리 영역은 여러 점에서 내부 접지 평면에 연결되어야 합니다.일반적인 고성능 6계층 설계는 일반적으로 1층과 6층을 접지층, 3층과 4층은 취전과 접지로 배치한다.EMI 억제 효과는 전원 평면과 접지 평면 사이에 이중 마이크로밴드 신호선 레이어가 두 개 있기 때문에 매우 좋습니다.이런 디자인의 단점은 두 겹의 흔적만 있다는 것이다.앞에서 말한 바와 같이 외적선이 비교적 짧고 구리가 무적선 구역에 배치되면 전통적인 6층판으로 같은 쌓기를 실현할 수 있다.또 다른 6계층 레이아웃은 신호, 접지, 신호, 전원, 접지 및 신호로 신호 무결성 설계에 필요한 환경을 구현합니다.신호 레이어는 접지 평면과 인접하며 전원 평면과 접지 평면이 쌍을 이룹니다.분명히 불리한 점은 레이어의 스태킹 불균형입니다.이것은 보통 제조업에 폐를 끼칠 수 있다.이 문제의 해결 방안은 세 번째 층의 모든 빈 공간을 구리로 채우는 것이다.세 번째 층의 구리 밀도가 구리로 채워진 후 전원 또는 접지층에 가까우면 대략적으로 패브릭 밸런싱의 회로 기판이라고 할 수 있습니다.구리 충전 영역은 전원 또는 접지에 연결되어야 합니다.구멍을 연결한 사이의 거리는 여전히 1/20 파장으로 반드시 곳곳에 있는 것은 아니지만 이상적인 경우 연결해야 한다.

10층판

다중 레이어 간의 절연층은 매우 얇기 때문에 10층 또는 12층 레이어 사이의 임피던스는 매우 낮으며 계층화 및 스택에 문제가 없는 한 좋은 신호 무결성을 예상할 수 있습니다.두께가 62밀인 12층판을 만드는 것은 더 어렵고 12층판을 가공할 수 있는 제조업체는 많지 않다.신호층과 루프층 사이에는 항상 절연층이 있기 때문에 10층판 설계에서 중간 6층을 분배하여 신호선을 라우팅하는 솔루션은 그렇지 않다.그 밖에 중요한 것은 신호층을 순환도로 층과 인접시키는 것이다. 즉, 판 구조는 신호, 접지, 신호, 전원, 접지, 신호, 신호, 땅, 신호이다.이런 설계는 신호 전류와 그 순환 전류에 좋은 경로를 제공하였다.적절한 라우팅 전략은 X 방향으로 계층 1, Y 방향으로 계층 3, X 방향으로 계층 4를 경로설정하는 것입니다. 직관적으로 계층 1과 계층 3은 계층 조합, 계층 4와 계층 7은 계층 조합, 계층 8과 계층 10은 후면 계층 조합입니다.흔적선의 방향을 바꿔야 할 때 1층의 신호선은 3층까지"통공"한후 방향을 바꿔야 한다.실천에서 이것이 항상 가능한 것은 아닐 수도 있지만, 설계로서 이 개념은 그것을 견지하려고 한다. 마찬가지로 신호의 라우팅 방향이 바뀌면 8층과 10층 또는 4층에서 7층까지의 과공이어야 한다.이 라우팅은 신호의 양방향 경로와 반환 경로 사이의 긴밀한 결합을 보장합니다.예를 들어, 신호가 계층 1에 있고 루프가 계층 2에 있고 계층 2에만 있는 경우 계층 1의 신호가 "피어싱" 을 통해 계층 3에 도달하더라도 루프가 계층 2에 남아 있어 낮은 감응, 높은 커패시터 및 우수한 전자기 차폐 성능을 유지합니다.실제 연결이 그렇지 않으면 어떻게 합니까?예를 들어, 첫 번째 레이어의 신호선이 구멍을 통과하여 열 번째 레이어에 도달합니다.이때 루프 신호는 9층에서 접지 평면을 찾아야 하며 루프 전류는 구멍 (예: 저항기나 콘덴서와 같은 구성 요소의 접지 핀) 을 통해 가장 가까운 접지를 찾아야 한다.만약 네가 우연히 부근에 이런 통로가 있다면, 너는 정말 운이 좋다.만약 이런 긴밀한 구멍이 없다면 전기감각이 증가하고 전기용량이 줄어들며 EMI는 틀림없이 증가될것이다.신호선이 구멍을 통과하여 현재 경로설정 레이어를 벗어나 다른 경로설정 레이어로 이동해야 할 경우 접지 구멍 통과는 루프 신호가 적절한 접지층으로 안정적으로 돌아갈 수 있도록 구멍 통과 근처에 배치되어야 합니다.4 층과 7 층의 조합에 대해 신호 루프는 전원 계층과 접지 계층 간의 용량 결합이 양호하고 신호가 쉽게 전송되기 때문에 전원 계층 또는 접지 계층 (즉, 5 층 또는 6 층) 에서 반환됩니다.

다중 전원 계층 설계

동일한 전압 소스의 두 전원 평면에 큰 전류를 출력해야 하는 경우 회로 기판은 두 개의 전원 평면과 접지 평면에 배치되어야 합니다.이 경우 절연층은 각 쌍의 전원 평면과 접지 평면 사이에 배치됩니다.이러한 방식으로 우리는 같은 임피던스를 가진 두 쌍의 전원 모선을 얻었으며 전류를 균등하게 나누기를 기대합니다.전력 평면의 스택이 서로 다른 임피던스를 생성하면 분류가 고르지 않고 순간적으로 전압이 훨씬 커져 EMI가 급격히 증가합니다.보드에 서로 다른 값의 전원 전압이 여러 개 있는 경우 여러 개의 전원 평면이 필요하므로 서로 다른 전원에 대한 자체 쌍 전원 및 접지 평면을 만드는 것을 기억하십시오.위의 두 경우 모두에서 전원 공급 장치와 접지 평면의 플레이트 위치를 결정할 때 제조업체의 균형 잡힌 구조에 대한 요구 사항을 기억하십시오.

요약

대부분의 엔지니어가 판의 두께가 62밀이고 블라인드 또는 매공이 없는 기존 인쇄회로기판으로 설계한 점을 고려하여 판의 계층화 및 스택에 대한 논의는 이에 국한됩니다.두께 차이가 너무 큰 판재에 대해 본고가 추천한 층별 방안은 좋지 않을 수 있다.또한 점자나 매공이 있는 회로기판의 처리 방식이 다르기 때문에 본고의 층화 방법은 적용되지 않는다.회로 기판 설계에서 회로 기판의 두께, 구멍 통과 공정 및 층수는 문제 해결의 열쇠가 아닙니다.양호한 계층형 스택은 전원 모선의 바이패스와 디커플링을 보장하여 전원 평면이나 접지 평면의 순간적 전압이 영향을 받지 않도록 하기 위한 것이다.신호와 전원 전자장을 차단하는 열쇠.이상적인 상황에서 신호적선층과 그 귀환접지층 사이에는 절연격리층이 있어야 하며 쌍을 이루는 층간격 (또는 한쌍 이상) 은 될수록 작아야 한다.이러한 기본 개념과 원리를 바탕으로 항상 설계 요구 사항에 맞는 PCB 보드를 설계할 수 있습니다.이제 IC의 상승 시간이 점점 짧아지고 있으며, 이 문서에서 논의 된 기술은 EMI 차폐 문제를 해결하는 데 필수적입니다.