PCB 블로그 - PCB 보드 설계 규칙 검사기 작성 팁

이 문서에서는 PCB 보드 설계 규칙 검사기(DRC) 시스템의 작성 방법을 간략하게 설명합니다.원리도 생성 도구를 사용하여 PCB 보드 설계를 획득하면 DRC를 실행하여 PCB 보드 설계 규칙을 위반하는 모든 장애를 찾을 수 있습니다.이러한 작업은 후속 프로세스가 시작되기 전에 완료되어야 하며, 원리도 생성 도구를 개발하는 개발자는 대부분의 PCB 보드 설계자가 쉽게 액세스할 수 있는 DRC 도구를 제공해야 합니다.

자체 PCB 보드 설계 규칙 검사기를 작성하면 많은 이점이 있습니다.PCB 보드 설계 검사기는 그리 간단하지 않지만, 기존 프로그래밍이나 스크립트 언어에 익숙한 PCB 보드 설계자는 PCB 보드 설계를 검사하기에 충분하기 때문에 멀리 갈 수 없는 것은 아니다.이 일의 좋은 점은 헤아릴 수 없다.그러나 시장에서 일반적인 도구는 특정 PCB 보드 설계 요구를 충족시키기에는 유연성이 부족한 경우가 많습니다.따라서 고객은 DRC 도구 개발자에게 새로운 기능 요구 사항을 반영해야 하며, 특히 요구 사항이 지속적으로 업데이트될 때 상당한 자금과 시간이 필요합니다.다행히도 대부분의 도구 개발자는 특정 요구 사항을 충족하기 위해 자신의 DRC를 작성하는 편리한 방법을 고객에게 제공합니다.그러나이 강력한 도구는 널리 인정받거나 사용되지 않습니다.이 문서에서는 DRC 도구를 사용하여 이점을 얻을 수 있는 실용적인 가이드를 제공합니다.DRC는 각 기호, 각 핀, 각 네트워크, 각 속성을 포함하여 PCB 설계의 전체 회로 다이어그램을 통과해야 하며 필요한 경우 무제한의 첨부 파일을 만들 수 있기 때문입니다.섹션 4.0에서 설명한 대로 DRC는 PCB 보드 설계 규칙을 위반하는 작은 편차를 표시할 수 있습니다.예를 들어, 첨부된 파일 중 하나에는 PCB 설계에 사용된 모든 디커플링 커패시터가 포함될 수 있습니다.콘덴서의 수량이 예상보다 적거나 많을 경우 전원 코드 dv/dt 문제가 있을 수 있는 부분에 빨간색 표시가 나타납니다.이러한 보조 파일은 필요할 수 있지만 비즈니스 DRC 도구가 반드시 만들 수 있는 것은 아닙니다.DRC의 또 다른 장점은 PCB 보드 설계 규칙에 영향을 줄 수 있는 기능과 같은 새로운 PCB 보드 설계 기능에 맞게 쉽게 업데이트할 수 있다는 것입니다.또한 이 분야에서 충분한 경험을 쌓으면 많은 다른 기능을 수행할 수 있습니다.예를 들어, 자체 DRC를 작성할 수 있다면, 콘센트, 히트싱크 또는 스크류 나이프와 같은 원리도 데이터베이스에 속하지 않는 장치의"추가 하드웨어"를 얻는 방법과 같은 특정 사용자 요구 사항을 더 잘 처리할 수 있는 자체 BOM 생성 도구를 작성할 수 있습니다.또는 PCB 보드 설계자는 특정 장치에 적합한 Verilog 모델 또는 시간 파일을 얻는 방법과 같은 PCB 보드 설계 환경에서 충분한 유연성을 갖춘 자체 Verilog 네트워크 테이블 분석기를 작성할 수 있습니다.실제로 DRC는 전체 PCB 설계 회로도를 통과하기 때문에 모든 유효한 정보를 수집하여 PCB 설계 Verilog 네트워크 테이블 분석에 필요한 시뮬레이션 및/또는 BOM을 출력할 수 있습니다.프로그램 코드를 제공하지 않고 이러한 주제를 논의하는 것은 무리이므로 회로 다이어그램 가져오기 도구를 예로 들겠습니다.이 문서에서는 PADS Designer 제품 라인에 첨부된 Mentor Graphics에서 개발한 ViewDraw 도구를 사용합니다.또한 ViewDraw 데이터베이스에 액세스하기 위해 호출할 수 있는 단순화된 C 루틴 라이브러리인 ViewBase 도구도 사용합니다.ViewBase 도구를 사용하면 PCB 보드 설계자가 C/C 언어로 ViewDraw[2][3]에 대한 완전하고 효율적인 DRC 도구를 쉽게 작성할 수 있습니다.여기서 논의되는 기본 원리는 다른 PCB 그래픽 도구에도 적용됩니다.입력 파일회로 다이어그램 데이터베이스 외에도 DRC는 유효한 전력망 이름을 사용하여 전원 평면에 자동으로 연결하는 등 특정 상황을 설명할 수 있는 입력 파일이 필요합니다.예를 들어, 전원 네트의 이름이 power인 경우 전원 평면은 백엔드 패키징 장치를 사용하여 전원 평면에 자동으로 연결됩니다(예: ViewDrawPCB 보드의 fwd).다음은 DRC가 자동으로 파일을 찾아 읽은 다음 런타임 시 DRC에 저장할 수 있도록 고정된 글로벌 위치에 배치해야 하는 입력 파일 목록입니다.일부 기호에는 일반 전원 코드 레이어에 연결되어 있지 않으므로 외부 전원 코드 핀이 있어야 합니다.예를 들어, ECL 부품의 VCC 핀은 VCC 또는 접지에 연결할 수 있습니다.VEE 핀은 접지 또는 -5.0V 평면에 연결할 수 있습니다.또한 전원 코드 핀은 전원 코드 레이어에 도달하기 전에 필터에 연결할 수도 있습니다.일반적으로 전원 코드 핀은 외부에서 장치 기호에 연결되지 않습니다.대신, 기호의 속성(여기서 SIGNAL이라고 함)은 전원 핀이나 접지 핀이 될 핀을 설명하고 핀이 연결되어야 할 네트워크 이름을 설명합니다. DRC는 이 속성을 읽고 네트워크 이름이 legal_pwr_net_name 파일에 저장되어 있는지 확인할 수 있습니다. 네트워크 이름이 legal_pwr_netname에 포함되지 않으면 전원 핀은 전원에 연결되지 않습니다.이것은 심각한 문제이다.legal_pwr_net_name 파일은 VCC, V3_3P 및 VDD와 같은 POWER 신호의 모든 유효한 네트워크 이름을 포함하는 옵션입니다.PCB 보드 레이아웃/경로설정 도구에서는 대소문자 이름을 구분할 필요가 있습니다.일반적으로 VCC는 VCC 또는 VCC와 동일하지 않습니다.VCC는 5.0V 전원 공급 장치가 될 수 있고 V3_3P는 3.3V 전원 공급 장치가 될 수 있습니다.파일 legal_pwr_net_name 은 백엔드 래커 장치 구성 파일에 일반적으로 올바른 전원 케이블 네트워크 이름 세트가 포함되어 있어야 하므로 선택 사항입니다.Cadence PCB 보드 설계 시스템 회사의 Allegro 경로설정 도구를 사용하는 경우 PCB 보드 fwd의 파일 이름은 Allegro.cfg이며 Ground: VSS CGND GND Ground라는 입력 매개 변수가 있습니다.전원: VCC VDD VEE V3_3P V2_5P 5V 12V.DRC가 legal_pwr_net_name 대신 allegro.cfg 파일을 직접 읽을 수 있다면 더 나은 결과를 얻을 수 있습니다 (즉, 오류를 가져올 가능성이 적음).