정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
질문 1: 이 100M 주파수의 CPU는 70% 만 처리할 수 있습니다. 200M 주파수로 바꾸면 됩니다.
코멘트: 시스템의 처리 능력은 다양한 요소와 관련이 있습니다.일반적으로 통신 비즈니스에서 병목 현상은 메모리에 있습니다.CPU가 아무리 빨라도 외부 액세스가 시작되지 않는 것은 헛수고입니다.
질문 2: CPU가 더 큰 CACHE를 사용하는 경우 더 빨라야 합니다.
코멘트: CACHE의 증가가 반드시 시스템 성능 향상으로 이어지는 것은 아닙니다.경우에 따라 CACHE를 사용하는 것보다 CACHE를 닫는 것이 더 빠릅니다.CACHE로 이동한 데이터는 시스템 효율성을 높이기 위해 여러 번 재사용해야 하기 때문입니다.따라서 통신 시스템에서는 일반적으로 명령 CACHE만 열립니다.데이터 CACHE가 열려 있더라도 스택 섹션과 같은 저장 공간의 일부로 제한됩니다.이와 동시에 프로그람설계는 또 CACHE의 용량과 블록크기를 고려해야 하는데 이는 관건적인 코드순환체의 길이와 도약범위와 관련된다.루프가 CACHE보다 조금 더 크고 루프가 반복되면 고통스럽습니다.
질문 3: 이렇게 많은 작업을 중단이나 쿼리를 사용합니까?아니면 더 빨리 중단해야 합니까?
댓글: 중단은 실시간이지만 반드시 빠르지는 않습니다.만약 중단된 임무가 너무 많으면 이 임무는 종료하지 않고 하나하나 오면 시스템은 잠시 후에 붕괴된다.만약 작업의 수가 매우 많지만 매우 빈번하다면, 대량의 CPU 에너지는 내외부의 지출을 중단하는 데 쓰이고, 시스템 효율은 매우 낮다.쿼리 모드로 전환하면 효율성이 크게 향상되지만 실시간 요구 사항을 충족하지 못하는 경우가 있으므로 중단된 상태에서 쿼리를 수행하는 것이 좋습니다. 즉, 중단에 들어가면 누적된 모든 작업이 처리되고 종료됩니다.
질문 4: 메모리 인터페이스의 타이밍은 공장 기본 구성이며 수정할 필요가 없습니다.
참고: 메모리 인터페이스에 대한 BSP 설정의 기본값은 가장 보수적인 매개변수에 따라 설정됩니다.실제 응용에서 버스의 운행 빈도와 대기 시간은 매개 변수와 결합하여 합리적으로 배치해야 한다.때로는 주파수를 낮추면 효율을 높일 수 있다.예를 들어, RAM 액세스 주기가 70ns이고 버스 주파수가 40M인 경우 3주기의 액세스 시간, 즉 75ns를 설정합니다.버스 주파수가 50M이면 4주기로 설정해야 하며 실제 액세스 시간은 80ns로 줄어듭니다.
질문 5: 하나의 CPU가 처리되지 않는 경우 두 개의 분산 처리만으로 처리 능력을 두 배로 늘릴 수 있습니다.
평론: 벽돌을 옮기면 두 사람의 효율은 한 사람의 두 배가 되어야 한다;그림에는 한 사람이 더 있으면 도움이 될 수밖에 없다.비즈니스에 대한 자세한 정보가 있어야 CPU를 얼마나 사용할 것인지 결정할 수 있습니다.1 + 1은 가능한 한 2에 가깝고 1 미만이어서는 안 되도록 두 CPU 간의 조정 비용을 최소화합니다.
질문 6: 이 CPU에는 DMA 모듈이 있으므로 데이터를 더 빨리 이동해야 합니다.
참고: 진정한 DMA는 하드웨어가 버스를 선점한 후 두 장치를 동시에 시작하여 한 주기에 읽는 것입니다.그러나 CPU에 내장된 많은 DMA는 시뮬레이션에 불과합니다.각 DMA를 시작하기 전에 많은 준비 작업을 수행해야 합니다 (시작 주소 및 길이 설정 등).전송 중에는 일반적으로 칩의 임시 스토리지를 읽은 다음 씁니다.즉, 데이터를 한 번에 이동하려면 두 개의 클럭 주기가 필요합니다. 이는 소프트웨어 이동보다 더 빠릅니다 (지령 추출, 루프 점프 등 추가 작업이 없습니다). 그러나 한 번에 몇 바이트만 이동한다면 여전히 많은 준비 작업이 필요합니다.일반적으로 함수 호출과 관련되어 있으며 이는 비효율적입니다.따라서 이 DMA는 빅 블록에만 적용됩니다.
이상은 PCB 설계에서 시스템 효율에 대한 흔한 문제에 대한 평가와 분석 소개입니다.Ipcb는 PCB 제조업체 및 PCB 제조 기술에도 제공됩니다.
