PCB 뉴스 - 고속 PCB 설계 전문가 질의응답

1.어떻게 고속 시계 신호의 차분포선을 실현합니까?고속 설계의 신호 무결성 문제는 어떻게 해결합니까?차분 접선법은 어떻게 실현되었습니까?어떻게 하나의 출력 단자만 있는 시계 신호선에 차분포선을 실현합니까?

전문가 답변:

신호 무결성은 기본적으로 임피던스 일치의 문제입니다.임피던스 일치에 영향을 주는 요소는 신호원의 구조와 출력 임피던스, 흔적선의 특성 임피던스, 부하단의 특성과 흔적선의 토폴로지 구조를 포함한다.솔루션은 접선에 의존하는 종단접합과 토폴로지 구조 조정입니다.

차분 쌍의 배치에서 두 가지 주의해야 할 점이 있다.하나는 두 와이어의 길이가 가능한 한 길어야 한다는 것이고, 다른 하나는 두 와이어 사이의 거리 (이 거리는 차분 임피던스에 의해 결정됨) 가 평행해야 한다는 것이다.같은 레이어에서 두 컨덕터가 나란히 실행되는 두 가지 평행 방식과 두 컨덕터가 위 아래 (위 아래) 의 두 인접 레이어에서 실행되는 두 가지 방법이 있습니다.일반적으로 전자는 더 많은 병행 실현이 있다.

차분포선을 사용하기 위해서는 신호원과 수신단 모두 차분신호가 의미가 있다.따라서 하나의 출력 단자만 있는 시계 신호에 대해 차분포선을 사용할 수 없습니다.

2.고속 차분 신호 연결에 관하여.고속 차동 신호 쌍이 PCB 보드에 병렬 경로설정되면 임피던스가 일치하는 경우 두 컨덕터의 상호 결합으로 인해 많은 이점이 있습니다.그러나 이것이 신호의 감쇠를 증가시키고 전송 거리에 영향을 미칠 것이라는 견해가 있습니다.그런가요? 왜요?나는 일부 대기업의 평가판에서 어떤 고속 배선은 가능한 한 접근하고 평행하며, 어떤 것은 고의로 두 전선 사이의 거리를 원근하게 만드는 것을 보았다.나는 어느 것이 더 좋은지 모르겠다.내 신호는 1GHz 이상이고 임피던스는 50옴입니다.

소프트웨어를 사용하여 계산할 때 차점대도 50옴을 사용하여 계산합니까?아니면 100옴 단위로 계산할까요?수신 포트의 차등 쌍 사이에 일치하는 저항기를 추가할 수 있습니까?감사합니다.

전문가 답변:

고주파 신호 에너지가 감쇠하는 원인 중의 하나는 도체 손실 (도체 손실) 인데, 피부로 가는 효과를 포함하고, 다른 하나는 개전 물질의 개전 손실이다.전자기 이론이 전송선 효과를 분석할 때 이 두 요소가 신호 감소에 미치는 영향의 정도를 알 수 있다.차동 회선의 결합은 특성 임피던스에 영향을 주고 더 작아집니다.분압기 원리 (분압기) 에 따르면, 이것은 신호원이 회선으로 보내는 전압을 작게 할 것이다.결합으로 인한 신호 감쇠에 대한 이론적 분석은 읽지 않았기 때문에 나는 이에 대해 논평할 수 없다.

차등 쌍의 접선은 적당히 접근하고 평행해야 한다.적당한 접근도란 거리가 차분 임피던스의 값에 영향을 미치기 때문이며, 차분 임피던스는 차분 쌍을 설계하는 중요한 매개변수이다.병렬성의 필요성도 차분 임피던스의 일관성을 유지하기 위한 것이다.만약 두 선로가 갑자기 원근하면 차분 임피던스가 일치하지 않아 신호의 완전성과 시차 지연에 영향을 줄 것이다.

차분 임피던스는 2 (Z11-Z12) 로 계산되는데, 그 중 Z11은 흔적선 자체의 특성 임피던스이고, Z12는 두 차분선 사이의 결합에 의해 발생하는 임피던스이며, 이는 선 거리와 관련이 있다.따라서 차분 임피던스가 100옴으로 설계되었을 때 흔적선 자체의 특성 임피던스는 50옴보다 약간 커야 한다.그것이 얼마나 큰지에 대해서는 아날로그 소프트웨어로 계산할 수 있다.수신단의 차등선 쌍 사이의 일치 저항은 일반적으로 더하며, 그 값은 차등 저항의 값과 같아야 한다.이렇게 하면 신호의 질이 더욱 좋아질 것이다.

3. 실제 경로설정에서 이론적 충돌을 처리하는 방법실제 경로설정에서 많은 이론이 서로 충돌합니다.예:

1.여러 아날로그/디지털 접지의 연결을 처리한다: 이론적으로 그들은 서로 격리되어야 하지만, 실제 소형화와 고밀도 배선에서는 공간 제한이나 절대 격리로 인해 작은 신호 아날로그 접지 흔적선이 너무 길어진다.이론적 연계를 이루기 어렵다.내 방법은 아날로그 / 디지털 기능 모듈의 접지를 완전한 섬으로 나누고 기능 모듈의 아날로그 / 디지털 접지를 이 섬에 연결하는 것이다.그런 다음 도랑을 통해 섬을"큰"지면에 연결합니다.나는 이 방법이 정확한지 알고 싶다.

2. 이론적으로 결정 발진기와 CPU 사이의 연결은 가능한 한 짧아야 한다.구조 레이아웃으로 인해 결정 발진기와 CPU 사이의 연결이 상대적으로 가늘고 길어 방해를 받고 작업이 불안정하다.어떻게 연결선에서 이 문제를 해결합니까?특히 고속 PCB 케이블링에서 EMC와 EMI 문제를 고려하여 이와 유사한 문제가 많이 있습니다.많은 충돌이 있는데 이것은 골치 아픈 문제이다.이러한 충돌은 어떻게 해결합니까?정말 감사합니다.

전문가 답변:

A는 기본적으로 아날로그/디지털 접지를 구분하고 격리하는 것이 정확합니다.주의해야 할 점은 신호흔적선이 될수록 분할된 곳 (해자) 을 통과하지 말아야 하며 전원과 신호의 귀환전류경로가 너무 커서는 안된다.

B결정 발진기는 아날로그 양의 피드백 발진 회로이다.안정적인 진동 신호를 얻기 위해서는 루프의 이득과 위상 규범을 만족시켜야 한다.이런 아날로그 신호의 진동 규격은 방해를 받기 쉽다.접지보호선을 추가해도 교란을 완전히 격리하지 못할 수도 있다.거리가 너무 멀면 지면의 소음도 양피드백 진동 회로에 영향을 줄 수 있다.따라서 결정 발진기와 칩 사이의 거리는 가능한 한 가까워야 한다.

C, 고속 경로설정과 EMI 요구 사항 사이에 많은 충돌이 있습니다.그러나 기본 원리는 EMI가 증가하는 저항과 커패시터 또는 페로브스카이트 자기 구슬로 인해 신호의 일부 전기 특성이 규범에 맞지 않는다는 것입니다.따라서 고속 신호가 내부로 들어오는 것과 같은 EMI 문제를 해결하거나 줄이기 위해 흔적선과 PCB 스택을 배열하는 기술을 사용하는 것이 좋습니다.마지막으로 저항용량이나 철산소자기구슬의 방법을 채용하여 신호에 대한 손상을 줄여야 한다.

4. 아날로그와 디지털 부분의 방해 방지 문제.일부 시스템에서는 A/D가 자주 존재합니다.문제: 내간섭성을 높이기 위해 아날로그 접지와 디지털 접지를 분리하는 것 외에 전원의 한 점만 연결하고 접지와 전원 코드를 두껍게 한다.전문가들이 좋은 의견과 조언을 해주길 바랍니다!

전문가 답변:

접지 격리뿐만 아니라 아날로그 회로의 전원 부분도 주의해야 한다.전원이 디지털 회로와 공유되는 경우 필터 회로를 추가하는 것이 좋습니다.이밖에 디지털신호와 아날로그신호는 교차되여서는 안되며 특히 분접지 (해자) 를 뛰여넘어서는 안된다.

5. 고속 신호의 자동 연결.고속 신호의 품질을 극대화하기 위해 수동 경로설정에 익숙하지만 효율성이 너무 낮습니다.자동 라우터를 사용하면 중요한 신호의 감는 방식, 오버홀 수 및 위치를 모니터링할 수 없습니다.핵심 신호의 수동 라우팅을 다시 자동 라우팅하면 자동 라우팅의 레이아웃률이 낮아집니다. 자동 라우팅 결과의 조정은 더 많은 라우팅 작업량을 의미합니다. 위의 모순을 어떻게 균형시키고 우수한 라우터를 사용하여 고속 신호의 라우팅을 완료하는 데 도움을 줍니까?

전문가 답변:

오늘날 대부분의 고정 경로설정 소프트웨어의 자동 라우터는 감는 방법 및 구멍 통과 수를 제어하기 위해 제약조건을 설정합니다.EDA 회사마다 얽힌 엔진 성능과 제약 조건 설정 항목이 크게 다를 때가 있습니다.예를 들어, 파이톤 서클 방식을 제어할 수 있는 구속이 충분한지, 차선쌍의 흔적선 간격을 제어할 수 있는지 등이다. 이는 자동 경로설정의 경로설정 방법이 설계자의 생각에 부합하는지에 영향을 줄 수 있다.또한 수동으로 배선을 조정하는 난이도도 와이어 감는 기계의 능력과 절대적으로 관련이 있습니다.예를 들어 흔적선의 추진력, 구멍을 통과하는 추진력, 심지어 흔적선이 구리 코팅에 대한 추진력 등이다. 따라서 엔진을 강하게 감는 능력을 가진 공유기를 선택하는 것이 해결책이다.

6 파일럿 디자인에 사양이 있나요?참고해 주시겠어요?어떻게 회로 기판의 실제 상황에 근거하여 테스트 슬라이스를 설계합니까?주의해야 할 문제가 있습니까?감사합니다.

전문가 답변:

테스트 슬라이스는 TDR(시역반사계)로 생산된 PCB 보드의 특성 임피던스가 설계 요구 사항에 부합하는지 측정하는 데 사용됩니다.일반적으로 제어할 임피던스는 단일 및 차동 쌍 두 가지 경우가 있습니다.따라서 시료의 선 너비와 선 간격 (차등 쌍이 있는 경우) 은 제어할 선과 같아야 합니다.측정 과정에서 가장 중요한 것은 접지점의 위치이다.접지선의 전기 감각을 낮추기 위해 TDR 프로브의 접지 위치는 보통 프로브 첨단에 매우 가깝다.따라서 시료상 신호 측정점과 접지점 사이의 거리와 방법은 반드시 사용하는 탐침과 일치해야 한다.

7.고속 PCB 설계에서 신호층 공백 영역의 복동 접지 문제에 관하여.고속 PCB 설계에서 신호층의 공백 구역은 구리를 덮을 수 있는데, 그렇게 많은 신호층의 구리 접지가 좋습니까, 아니면 반접반접입니까? 전원을 연결하는 것은 어떻습니까?

전문가 답변:

일반적으로 빈 영역의 구리 도금은 대부분 접지됩니다.고속 신호선 옆에 구리를 가할 때는 구리와 신호선 사이의 거리만 주의해야 한다. 가한 구리는 흔적선의 특성 저항을 약간 낮출 수 있기 때문이다.이중 밴드 선 구조와 같은 다른 레이어의 특성 임피던스에도 영향을 주지 않도록 주의하십시오.

8. 특성 임피던스.마지막 질문에 대답해 주셔서 감사합니다.지난번에 너는 전원 평면과 접지 평면은 기본적으로 모두 금속 평면이기 때문에 전장과 자장에 모두 차단 작용을 한다고 말했다.마이크로밴드 모델을 사용하여 출력 평면에 있는 신호선의 특성 임피던스를 계산할 수 있습니까?시간 사이의 신호를 계산하는 데 밴드 선 모델을 사용할 수 있습니까?

전문가 답변:

예, 특성 임피던스를 계산할 때는 전원 평면과 접지 평면을 모두 참조 평면으로 간주해야 합니다.예를 들어, 최상위 전원 공급 장치 레이어 접지 레이어 아래쪽의 4 레이어 보드를 예로 들 수 있습니다.이때 최상위 레벨의 특성 임피던스 모델은 출력 평면을 참조 평면으로 하는 마이크로밴드 선 모델입니다.

9. 고속 신호선의 일치 문제.고속판 (예: p4 마더보드) 의 레이아웃에서 cpu 데이터와 주소 신호선과 같은 고속 신호선이 일치해야 하는 이유는 무엇입니까?만약 그것들이 일치하지 않는다면 어떤 위험이 있습니까?일치하는 길이 범위 (즉, 신호선의 지연 시간) 를 결정하는 요소는 무엇이며 어떻게 계산합니까?

전문가 답변:

궤적 특성 임피던스가 일치하는 주요 원인은 고속 전송선 효과로 인한 반사 영향 신호의 완전성과 비행 시간을 피하기 위해서이다.즉, 일치하지 않으면 신호가 반사되어 질량에 영향을 미칩니다.

모든 레코드 채널의 길이 범위는 시간 순서에 따라 설정됩니다.신호 지연 시간에 영향을 주는 요소는 매우 많은데, 흔적선의 길이는 그 중 하나일 뿐이다.P4는 특정 신호선의 길이가 특정 범위 내에 있어야 합니다.이는 신호가 사용하는 전송 모드 (공용 시계 또는 소스 동기화) 에 따라 계산된 시간 여유이며 추적 길이의 일부 허용 오차가 할당됩니다.위의 두 모드의 시간 시퀀스에 대한 계산은 시간과 공간의 제한으로 인해 자세히 설명하기 어렵습니다.