PCB 뉴스 - 고주파 PCB 케이블 연결 상식 (4)

고주파 PCB 케이블 연결 상식 (4)

1. 회로기판 디버그는 어떤 방면에서 시작해야 합니까?

디지털 회로의 경우, 첫 번째 단계는 세 가지 작업을 순서대로 결정하는 것입니다: 1.모든 전력 값이 계획된 요구 사항에 도달했는지 확인합니다.전원 공급 장치가 여러 개인 일부 시스템에는 전원 공급 장치의 순서와 속도에 대한 몇 가지 표준이 필요할 수 있습니다.2. 모든 클럭 신호의 주파수가 정상적으로 작동하고 신호의 가장자리에 단조롭지 않은 문제가 없는지 확인한다.3. 재설정 신호가 표준 요구에 부합되는지 확인한다.만약 이것들이 모두 정상이라면, 칩은 첫 번째 주기 (주기) 신호를 발표해야 한다.다음으로, 시스템의 작동 원리와 버스 프로토콜에 따라 디버깅을 진행한다.

2. 회로기판의 크기가 고정될 때 더 많은 기능을 수용해야 할 계획을 세우면 보통 PCB 흔적선 밀도를 증가시켜야 하지만 이로 인해 흔적선의 간섭이 증가하고 흔적선도 임피던스를 증가시킬 수 있다.오프라인으로 전환할 수 없습니다. 전문가가 고속 (> 100MHz) 고밀도 PCB 계획의 기술을 소개해 주시겠습니까?

고속 및 고밀도 PCB를 계획할 때 직렬 교란 (직렬 교란) 은 시퀀스와 신호 무결성에 큰 영향을 미치기 때문에 확실히 특별한 주의가 필요합니다.다음은 몇 가지 주의해야 할 점입니다.

이력선 특성 임피던스의 연결과 일치를 제어합니다.

추적 간격의 크기입니다.일반적으로 간격은 선가중치의 두 배입니다.시뮬레이션을 통해 흔적선 간격이 시퀀스와 신호 완전성에 미치는 영향을 알 수 있고 최소 허용 가능한 간격을 찾을 수 있다.서로 다른 칩 신호의 결과는 다를 수 있습니다.

적절한 종료 방법을 선택합니다.

위아래로 겹쳐진 경로설정이 있더라도 인접한 두 레이어의 경로설정 방향이 동일하지 않도록 해야 합니다. 같은 레이어에 인접한 경로설정보다 이 경로설정이 더 크기 때문입니다.

점자/매입식 오버홀을 사용하여 흔적선 면적을 늘리다.그러나 PCB 보드의 생산 비용은 증가합니다.실천에서 완전한 평행과 등장을 실현하는것은 확실히 매우 어렵지만 여전히 될수록 많이 해야 한다.

또한 차동 단자 및 공형 단자 연결을 유지하여 타이밍 및 신호 무결성에 미치는 영향을 부드럽게 할 수 있습니다.

3.LC 회로는 일반적으로 전원 공급 장치의 필터를 시뮬레이션하는 데 사용됩니다.그런데 왜 LC는 RC보다 필터 효과가 떨어지는 경우가 있을까요?

LC와 RC의 필터 효과를 비교하기 위해서는 필터링할 주파수 대역과 센싱 값 선택이 적절한지 고려할 필요가 있다.센서의 센싱 (저항) 은 센싱 값과 주파수와 관련이 있기 때문이다.전원 공급 장치의 노이즈 빈도가 낮고 감지 값이 충분하지 않으면 RC보다 필터 효과가 떨어질 수 있습니다.그러나 RC 필터를 사용할 때 주의해야 할 것은 저항기 자체가 에너지를 소모하고 효율이 떨어지며 선택한 저항기가 받아들일 수 있는 전력에 주의해야 한다는 것이다.

4.감지와 커패시터 값을 선택하여 필터링하는 방법은 무엇입니까?

필터링할 노이즈 주파수 외에도 센싱 값의 선택은 순간 전류의 응답 능력을 고려해야 합니다.LC의 출력단이 큰 전류를 순간적으로 출력할 기회가 있으면 너무 큰 전감값은 큰 전류가 센서를 통과하는 것을 막고 문파 소음을 증가시킨다.커패시터 값은 허용되는 텍스쳐 노이즈의 표준 값의 크기와 관련이 있습니다.텍스쳐 노이즈 값이 작을수록 커패시터 값이 커집니다.콘덴서의 ESR/ESL도 영향을 미칩니다.또한 LC가 전원 조절 스위치의 출력에 배치되면 LC에서 발생하는 극점/0점의 안정성과 음피드백 제어(음피드백 제어)의 루프 안정성에 유의해야 합니다.영향

5. 큰 비용 부담 없이 EMC 요구 사항을 최대한 충족하려면 어떻게 해야 합니까?

EMC가 PCB에 추가하는 비용은 일반적으로 차폐 효과를 강화하기 위해 접지층의 수를 늘리고, 고주파 고조파를 억제하기 위해 페로브스카이트, 롤링 코일 및 기타 고주파 고조파 부품을 추가했기 때문입니다.또한 일반적으로 EMC 요구 사항에 따라 시스템 전체를 차폐하기 위해 다른 조직의 차폐 구조를 구축해야 합니다.다음은 PCB 보드의 계획 기술을 줄이기 위해 일부 회로에서 발생하는 전자 복사 효과만 제공합니다.

신호 변환 속도가 느린 장치를 사용하여 신호가 발생하는 고주파 분량을 줄이려고 시도합니다.외부 커넥터와 너무 가까이 있지 않도록 고주파 장치의 위치를 주의하십시오.

고속 신호의 임피던스 일치, 케이블 레이어 및 회류 경로에 주의하여 고주파 반사 및 복사를 줄입니다.

각 장치의 전원 핀에 전원 공급 장치 및 접지층의 노이즈를 부드럽게 할 수 있는 충분한 디커플링 커패시터를 배치합니다.특히 콘덴서의 주파수 응답과 온도 특성이 계획 요구에 부합되는지 주의해야 한다.

외부 커넥터와 인접한 접지는 접지와 적절히 절단할 수 있으며 커넥터의 접지는 근처의 섀시 접지에 연결되어야 합니다.

일부 특별 고속 신호 옆에 접지 보호 / 분류 경로를 올바르게 사용할 수 있습니다.그러나 유적선의 특성 저항에 대한 보호/분류에 주의해야 한다.전력 계층은 접지층에서 20H 축소되며 H는 전력 계층과 접지층 사이의 거리입니다.

6. PCB 보드에 여러 개의 디지털/아날로그 기능 블록이 있을 때, 일반적인 방법은 디지털/아날로그 접지를 분리하는 것이다.이유가 뭐죠?

디지털 / 아날로그 접지를 분리하는 이유는 볼록 전위를 전환할 때 디지털 회로가 전원과 접지에서 소음을 발생시키기 때문이다.소음의 크기는 신호의 속도와 전류의 크기와 관계가 있다.접지 평면이 절단되지 않고 디지털 영역 회로에서 발생하는 소음이 매우 크며 아날로그 영역의 회로가 매우 가깝다면 디지털에서 아날로그 신호가 삽입되지 않더라도 아날로그 신호는 여전히 접지 소음의 간섭을 받을 수 있습니다.아날로그 회로 영역이 큰 소음이 발생하는 디지털 회로 영역에서 멀리 떨어져 있을 때만 디지털 아날로그 접지를 차단하지 않는 방법을 사용할 수 있다는 것이다.

7.또 다른 방법은 디지털/아날로그 분리 레이아웃과 디지털/아날로그 신호선이 서로 연결되지 않고, 전체 PCB 보드 접지가 절단되지 않으며, 디지털/아날로그 접지가 접지 평면에 연결되어 있는지 확인하는 것입니다.진실은 바로 거기에 있습니까?

디지털 아날로그 신호 흔적선을 삽입할 수 없는 요구는 더 빠른 디지털 신호의 반환 전류 경로가 흔적선 아래의 인접 접지를 따라 디지털 신호의 원천으로 흐르기 때문이다.아날로그 회로에서 디지털 아날로그 신호가 전파되면 아날로그 회로의 영역에 반환 전류로 인한 소음이 발생합니다.

8.고속 PCB 원리도를 계획할 때 임피던스 일치를 어떻게 고려합니까?

임피던스 일치는 고속 PCB 회로를 계획할 때 계획의 요소 중 하나입니다.임피던스 값은 테이블 레이어(마이크로밴드) 또는 내부 레이어(밴드/더블밴드) 보행, 참조 레이어(전원 레이어 또는 접지층) 사이의 거리, 동선의 폭, PCB 재료 등과 같은 경로설정 방법과 관련이 있습니다. 둘 다 동선의 특성 임피던스 값에 영향을 줍니다.즉, 임피던스 값은 경로설정 후에 결정해야 합니다.일반적으로 아날로그 소프트웨어는 회로 모델이나 사용되는 수학 알고리즘의 정확성 때문에 연결되지 않은 일부 경로설정 조건에 대한 임피던스를 고려할 수 없습니다.이때 원리도에는 직렬저항과 같은 일부 단말기 (단말기) 만 보존할수 있다.불연속 흔적선 저항의 영향을 없애다.이 문제를 해결하는 진정한 방법은 배선할 때 가능한 한 임피던스가 연속되지 않는 것을 방지하는 것이다.

9.더 정확한 IBIS 모델 라이브러리는 어디에서 제공됩니까?

IBIS 모델의 정확성은 시뮬레이션 결과에 직접적인 영향을 미칩니다.기본적으로 IBIS는 실제 칩 I/O 버퍼 동등한 회로의 전기적 특성 데이터로 간주 될 수 있으며 일반적으로 SPICE 모델 변환에서 얻을 수 있습니다 (측정 또는 선택 가능하지만 대부분). SPICE 데이터와 칩 생산은 양입니다. 따라서 칩 제조업체마다 동일한 장치의 SPICE 데이터가 다릅니다.또한 변환된 IBIS 모델의 데이터도 그에 따라 변경됩니다.즉, 제조업체 A의 장비를 사용하는 경우 장비가 어떻게 제조되는지 누구보다 잘 알지 못하기 때문에 장비에 대한 정확한 모델 데이터를 제공할 능력이 있는 한 말이다.제조업체가 제공하는 IBIS가 정확하지 않으면 제조업체에 지속적으로 개선을 요구하는 것이 유일한 방법입니다.

10. 고속 PCB를 계획할 때 기획자는 EMC 및 EMI 규정의 어떤 부분을 고려해야 합니까?

일반적으로 EMI/EMC 계획은 방사선과 전도 두 가지 측면을 모두 고려해야 합니다.전자는 고주파 부분 (> 30MHz), 후자는 저주파 부분 (<30MHz) 에 속한다.따라서 고주파에만 집중하고 저주파는 무시할 수 없습니다.좋은 EMI/EMC 프로그램은 장치의 방향, PCB 스택된 조직, 중요한 연결 방식, 장치의 선택 등을 고려해야 하며, 사전에 더 나은 조직이 없다면 사후 처리는 얻는 것보다 잃는 것이 많고 비용이 증가합니다.

예를 들어, 클럭 발생기의 위치는 외부 커넥터에 가까워서는 안 됩니다.고속 신호는 가능한 한 많은 내층에 도달해야 한다.특성 임피던스와 참조 레이어의 연결에 주의하여 반사를 줄입니다.장치 추진 신호의 변환 속도는 높이를 낮추기 위해 가능한 한 작아야 합니다.주파수 분량, 디커플링 / 바이패스 콘덴서를 선택할 때 주파수 응답이 요구에 부합되는지 주의하여 출력 평면의 소음을 낮춰야 한다.

또한 고주파 신호 전류의 반환 경로를 주의하여 루프 면적을 가능한 한 작게 (즉, 루프 임피던스는 가능한 한 작게) 하여 방사능을 줄여야 한다.또한 바닥을 절단하는 방법을 사용하여 고주파 소음의 규모를 제어할 수 있습니다.마지막으로 PCB 보드와 케이스 사이의 섀시 접지를 적절히 선택합니다.