전자 설계 - pcb 3대 핵심 신호 배선 설계 소개

PCB 아날로그 신호 경로설정 요구 사항

1.교란 방지 성능을 향상시키기 위해 배선은 가능한 한 짧아야 한다.

2.일부 아날로그 신호는 임피던스 제어 요구를 포기할 수 있고, 배선은 적당히 두꺼워질 수 있다.

3. 접선 범위를 제한하고 가능한 한 아날로그 범위 내에서 접선을 완성하며 디지털 신호를 멀리한다.

PCB 고속 신호 경로설정 요구 사항

1. 다중 레이어 경로설정

고속 신호 배선 회로는 일반적으로 높은 집적도와 높은 배선 밀도를 가지고 있다.다층판의 선택은 배선의 필수조건일뿐만아니라 교란을 줄이는 합리적이고 효과적인 방법이기도 하다.적당히 중첩층수를 선택하면 인쇄판의 크기를 크게 줄일 수 있고 중간층을 충분히 이용하여 차폐를 설치할 수 있으며 과학적이고 합리적으로 최근의 접지를 실현할 수 있고 기생전감을 합리적이고 효과적으로 낮출 수 있으며 신호 전송 길이를 합리적이고 효율적으로 단축할 수 있다.또한 신호 간의 교차 간섭 등을 줄이기 위해 크게 접지할 수 있다.

2. 컨덕터 벤드 최소화

고속 회로 장치 핀들 사이의 지시선은 작을수록 좋습니다.고속 신호 경로설정 회로 경로설정의 지시선은 가능한 한 완전히 직선이어야 하며 회전해야 합니다.45° 폴리라인 또는 호 선반가공을 사용할 수 있습니다.이 요구 사항은 저주파 회로에서 강박의 고정 강도를 높이는 데만 사용되며 고속 회로에서는 충족됩니다.그러나 이러한 요구는 고속 신호의 외부 송신과 상호 결합을 줄이고 신호의 복사와 반사를 줄일 수 있습니다.

3.리드는 짧을수록 좋다

고속 신호 경로설정 회로 부품의 핀 사이의 지시선은 짧을수록 좋습니다.지시선이 길수록 분포 감지와 분포 용량이 커져 시스템 고주파 신호의 통과에 큰 영향을 미칠 것이다.동시에 회로의 특성 임피던스를 변경하여 시스템 반사 및 진동을 일으킵니다.

4. 지시선 레이어 간의 교체, 적을수록 좋음

고속 회로 부품의 핀들 사이에 교체되는 지시선층은 적을수록 좋다.지시선의 레이어 간 교체가 적을수록 좋다는 것은 컴포넌트 연결 중에 사용된 오버홀이 적을수록 좋다는 것을 의미합니다.측정 결과, 하나의 구멍은 약 0.5pf의 분산 용량을 가져올 수 있으며, 회로 지연이 현저하게 증가하고, 구멍의 수를 줄이면 속도를 현저하게 높일 수 있다.

5.평행 교차 간섭 주의

고속 신호 경로설정은 신호선의 단거리 평행 경로설정이 도입하는 교차 간섭에 주의해야 한다.평행 분포를 피할 수 없다면 평행 신호선의 맞은편에 넓은 면적의'땅'을 배치하여 간섭을 크게 줄일 수 있다.

6. 나뭇가지와 그루터기를 피한다

고속 신호 경로설정은 가능한 한 브랜치나 단절선의 형성을 피해야 한다.그루터기는 임피던스에 큰 영향을 미쳐 신호 반사와 과충을 초래할 수 있다.그러므로 우리는 설계할 때 일반적으로 말뚝과 나뭇가지를 피해야 한다.데이지 체인 경로설정을 선택하면 신호에 미치는 영향이 줄어듭니다.

7.신호선은 가능한 한 안쪽으로 통해야 한다

표면의 고주파 신호선은 비교적 큰 전자기 복사를 일으키기 쉽고, 외부 전자기 복사나 각종 요소의 방해를 받기 쉽다.고주파 신호선을 전원과 지선 사이에 연결하면 전원과 하층의 전자파 흡수로 인한 복사가 크게 줄어들 것이다.

PCB 클럭 신호 경로설정 요구 사항

디지털 회로 설계에서 시계 신호는 높은 상태와 낮은 상태 사이에서 진동하는 신호로 회로의 성능에 영향을 준다.시계 회로는 디지털 회로의 중점에서 중요한 역할을 하는 동시에 전자 복사의 주요 원천이기도 하다.클럭 처리 방법은 PCB 보드의 케이블 연결에도 특히 주의해야 합니다.처음에 시계수를 정리하고 각종 시계간의 관계를 정리하면 라우팅할 때 더욱 잘 처리할수 있다.또한 클럭 신호는 일반적으로 EMC 설계의 어려움 중 하나입니다.특히 EMC 테스트 표시기가 필요한 항목에 주의하십시오.

일반적인 임피던스 제어 및 클럭 라인의 길이에 대한 요구 사항 외에도 다음 사항에 유의해야 합니다.

1. 클럭 신호에 가장 적합한 케이블 레이어를 최대한 많이 선택합니다.

클럭 신호는 가능한 한 파티션을 통과하지 않아야 하며 파티션 영역을 따라 경로설정하지 않아야 합니다.

3. 클럭 신호와 다른 신호 사이의 거리를 주의하십시오. 최소 3W입니다.

4. EMC 가 요구하는 설계의 경우 회선이 긴 경우 가능한 한 내부 배선을 선택해야 합니다.

5. 시계 신호의 끝 연결에 주의하십시오.

6. 데이지 체인 구조를 사용하여 클럭 신호를 전송하지 말고 별모양 구조를 사용하여 모든 클럭 부하가 클럭 전원 드라이브에 직접 연결됩니다.

7. 트랜지스터 발진기에 연결된 입력/출력 단자의 모든 도선은 가능한 한 짧아야 소음 방해와 트랜지스터에 대한 용량 분포의 영향을 줄일 수 있다.

8. 트랜지스터 접지선은 가능한 한 가장 넓고 가장 짧은 도선으로 설비에 연결해야 한다.결정체에 가장 가까운 숫자의 접지 핀은 가능한 한 작아야 한다.

9. 디지털 회로에서 일반적인 PCB 시계 신호는 빠른 변두리 변화를 가진 신호로 높은 외부 교란을 가진다.따라서 PCB 설계에서 용지선은 시계선을 둘러싸고 더 많은 지선을 사용하여 분포 용량을 줄여 직렬 교란을 줄이는 것이 좋습니다.고주파 신호 시계의 경우 저압 시계 신호를 사용하고 가능한 한 바닥을 감싸고 포장에 주의하십시오.접지 구멍의 무결성.