정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
최근 몇 년 동안 PCB 레이아웃과 케이블 연결에 대한 요구가 점점 더 복잡해지고 있습니다.집적회로의 트랜지스터 수는 여전히 무어의 법칙으로 예측되는 속도로 증가하고 있으며, 이로 인해 부품이 더 빨라지고, 각 펄스 가장자리의 상승 시간이 단축되며, 핀 수도 증가하고 있다.500개에서 2000개의 핀이 있는 경우가 늘고 있다.이 모든 것은 PCB를 설계할 때 밀도, 시계 및 인터럽트 문제를 일으킵니다.
오늘날 PCB 설계에서 고려되는 요소는 시계, 인터럽트, 임피던스, 검측, 제조 공정 등과 같이 점점 더 복잡해지고 있으며, 이는 종종 PCB 설계자로 하여금 배치, 검증 및 유지 보수 등 많은 작업을 반복하게 한다.매개변수 구속조건 편집기는 이러한 매개변수를 공식으로 컴파일하여 PCB 설계자가 PCB 설계 및 생산 과정에서 때로는 서로 대립하는 매개변수를 더 잘 처리할 수 있도록 도와줍니다.
몇 년 전에는 대부분의 PCB에 몇 개의 핵심 노드 (네트워크) 만 있었는데, 이는 일반적으로 임피던스, 길이 및 간격에 약간의 제한을 받았음을 의미합니다.PCB 설계자는 일반적으로 이러한 흔적을 수동으로 경로설정한 다음 소프트웨어를 사용하여 전체 회로를 대규모로 자동 경로설정합니다.오늘날의 PCB에는 일반적으로 5000개 이상의 노드가 있으며 이 중 50% 이상이 핵심 노드입니다.시장에 대한 시간 부담으로 인해 수동 경로설정은 이 시점에서 더 이상 불가능합니다.또한 주요 노드의 수가 증가했을 뿐만 아니라 각 노드의 구속도 증가했습니다.
이러한 구속은 주로 매개변수 연관성 및 PCB 설계 요구 사항의 복잡성 증가로 인해 발생합니다.예를 들어, 두 경로 사이의 거리는 노드 전압 및 보드 재료와 관련된 함수에 따라 달라질 수 있으며 디지털 IC의 상승 시간이 줄어듭니다.높은 클럭 속도와 낮은 클럭 속도의 PCB 설계가 영향을 미칩니다.펄스 생성 속도가 빠르기 때문에 설정 및 유지 시간이 더 짧아집니다.또한 상호 연결 지연은 고속 회로 PCB 설계 총 지연의 중요한 구성 부분으로서 저속 회로 PCB 설계에도 중요합니다.그것도 아주 중요해, 잠깐만.
만약 회로기판을 더욱 크게 설계할수 있다면 상술한 일부 문제는 더욱 쉽게 해결될것이지만 현재의 발전추세는 정반대이다.상호 연결 지연 및 고밀도 패키징에 대한 요구 사항으로 인해 회로 기판이 점점 작아져 고밀도 회로 PCB의 설계가 이루어졌습니다.또한 소형화된 PCB 설계 규칙을 준수해야 합니다.상승 시간의 감소와 이러한 소형화된 PCB 설계 규칙으로 인해 직렬 소음이 점점 더 두드러지고 있다.그리드 패턴 및 기타 고밀도 패키지도 간섭, 스위치 노이즈 및 접지 반발을 악화시킵니다.
고정 구속조건의 한계
이러한 문제를 처리하는 전통적인 방법은 경험, 기본값, 수치표 또는 계산 방법에 따라 전기 및 기술 요구 사항을 고정된 구속 매개변수로 변환하는 것입니다.예를 들어, 엔지니어가 PCB에서 회로를 설계할 때 먼저 정격 임피던스를 결정한 다음 최종 공정 요구 사항에 따라 필요한 임피던스의 정격 선가중치를"추정"하거나 계산표나 산술 프로그램을 사용하여 간섭을 테스트한 다음 길이 제한을 찾을 수 있습니다.
이 방법은 일반적으로 PCB 설계자가 자동 배치 및 케이블 연결 도구가 있는 PCB 설계에 사용할 수 있도록 PCB 설계자의 기본 지침으로 사용할 수 있는 경험 데이터 세트를 개발해야 합니다.이런 방법의 문제는 경험 데이터가 일반적인 원리일 뿐이라는 데 있다.대부분의 경우, 그들은 정확하지만 때로는 작동하지 않거나 잘못된 결과를 초래합니다.
솔루션: 패라메트릭 제약 조건
현재 PCB 설계 소프트웨어 공급업체는 제약조건에 매개변수를 추가하여 이 문제를 해결하려고 합니다.이 접근법의 가장 진보된 부분은 다양한 내부 전기 특성을 충분히 반영하는 기계 지표를 지정할 수 있다는 것입니다.이러한 정보가 PCB 설계에 추가되면 PCB 설계 소프트웨어에서 자동 배치 및 경로설정 도구를 제어할 수 있습니다.
구속조건은 상수, 다양한 연산자, 벡터 및 기타 PCB 설계 구속조건을 포함하여 수학적 표현식으로 입력할 수 있으며 PCB 설계자에게 패라메트릭 규칙 제어 시스템을 제공합니다.구속조건은 찾기 테이블로 입력하여 PCB 또는 맵 PCB 설계 파일에 저장할 수도 있습니다.PCB 경로설정, 동박 영역 위치 및 배치 도구는 이러한 조건에 따른 구속 규칙을 준수해야 합니다.DRC는 전체 PCB 설계가 선가중치, 간격 및 공간 요구 사항 (예: 면적 및 높이 제한) 을 포함하여 이러한 제한을 충족하는지 확인합니다.
아주 간단한 예로 상승 시간 구속을 들 수 있습니다. 일반적으로 상수 1.5ns로 설정됩니다. 이 조건에 따라 최대 흔적선 길이 구속, 즉 5800mil/ns 곱하기 상승 시간 1.5ns를 얻을 수 있습니다. 더 복잡한 예로 컴포넌트 간격을 들 수 있습니다. 검출 각도의 양의 절개 값을 부품 높이에 곱하여 결정합니다.이 방정식은 최소 위젯 간격 값을 계산합니다.
계층 관리
패라메트릭 구속조건의 주요 이점 중 하나는 계층적으로 처리될 수 있다는 것입니다.예를 들어, 글로벌 선가중치 규칙은 전체 PCB 설계에 대한 PCB 설계 구속조건으로 사용될 수 있습니다.물론 일부 영역이나 노드는 이 원칙을 복제할 수 없습니다.이 경우 상위 레벨의 구속을 우회할 수 있으며 계층형 PCB 설계에서 하위 레벨의 구속을 사용할 수 있습니다.ACCEL Technologies의 구속 편집기 "패라메트릭 구속 해결사"의 경우 총 7 레벨의 구속이 있습니다.
1.PCB 설계 구속조건, 다른 구속조건이 없는 모든 객체에 사용됩니다.
2. 레벨의 객체에 대한 레벨 구속조건.
3. 유형에 포함된 모든 노드에 대한 노드 유형 구속조건
4. 노드 구속조건, 노드에 사용.
5. 클래스 간 구속, 즉 두 노드 간의 구속.
6. 공간의 모든 장치에 사용되는 공간 제약조건.
7. 장치에 대한 장치 제약조건.
이 소프트웨어는 단일 장치에서 전체 PCB 설계 규칙에 이르는 순서에 따라 다양한 PCB 설계 제약조건을 따르며 이러한 규칙이 PCB 설계에서 적용되는 순서를 그래픽으로 표시합니다.
PCB 설계 재사용 및 문서
매개변수 구속조건은 초기 PCB 설계 프로세스를 크게 개선할 뿐만 아니라 엔지니어링 변경 및 PCB 설계 재사용에도 유용합니다.구속조건은 PCB 설계, 시스템 및 문서의 일부로 사용할 수 있습니다.그렇지 않으면 엔지니어 또는 PCB 설계에만 저장됩니다.사람들의 머릿속에서, 그들이 다른 프로젝트로 전향할 때, 그들은 서서히 잊을 수도 있다.구속조건 파일은 PCB 설계 과정에서 따라야 할 전기 성능 규칙을 기록하여 새로운 제조 프로세스에 쉽게 적용하거나 전기 성능 요구 사항에 따라 변경할 수 있도록 다른 사용자가 PCB 설계자의 의도를 이해할 수 있도록 합니다.미래의 재사용기는 또한 정확한 PCB 설계 규칙을 알 수 있으며 선가중치가 어떻게 획득되었는지 추측할 필요 없이 새로운 공정 요구 사항을 입력하여 변경할 수 있습니다.
