전자 설계 - 슈퍼매듭 MOSFET의 PCB 설계 최적화?

최근 PCB 설계 추세에 따르면 효율성 향상은 중요한 목표가 되었으며 느린 스위치 장치를 사용하여 더 나은 EMI를 얻는 것은 가치가 없습니다.수퍼매듭은 평면 MOSFET가 처리하기 어려운 응용 프로그램에서 효율을 높일 수 있다.기존의 평면 MOSFET 기술에 비해 초결합 MOSFET는 도통 저항과 기생 용량을 현저하게 낮출 수 있다.도통 저항의 현저한 감소와 기생 용량의 감소는 효율을 높이는 데 도움이 되지만, 또한 전압 (dv/dt) 과 전류 (di/dt) 의 빠른 전환을 생성하여 고주파 소음과 방사 EMI를 초래한다.

고속 스위치 슈퍼매듭 MOSFET를 구동하기 위해서는 패키지와 PCB 디자인 레이아웃 기생이 스위치 성능에 미치는 영향과 슈퍼매듭을 사용하기 위한 PCB 디자인 레이아웃 조정을 이해할 필요가 있다.주로 격침 전압이 500-600V인 초결합 MOSFET를 사용한다.이러한 정격 전압 중에서 업계 표준 TO-220, TO-247, TO-3P 및 TO-263은 가장 널리 사용되는 패키지입니다.패키지가 성능에 미치는 영향은 제한적입니다. 내부 격자선과 원본 결합 컨덕터의 길이가 고정되어 있기 때문입니다.지시선의 길이만 변경하여 패키징된 소스 감응을 줄일 수 있습니다.

10nH의 전형적인 지시선 감지는 크지 않은 것 같지만, 이러한 MOSFET의 di/dt는 500A/Isla s에 쉽게 도달할 수 있습니다!di/dt를 500A/Isla s로 가정하고 10nH 지시선 감지상의 전압은 VIND=5V로 가정한다.10nH 지시선 센싱의 마감 di/dt는 1000A/Isla s이며 VIND=10V의 전압을 생성할 수 있습니다.대부분의 응용프로그램과 설계는 이런 추가적인 감전도 전압을 산생한다는것을 고려하지 않았지만 이 점은 홀시할수 없다.상술한 간단한 계산은 봉인된 총원전감, 즉 접합선과 인발전감은 반드시 접수할수 있는 값으로 낮추어야 한다는것을 보여준다.또 다른 노이즈 소스는 레이아웃 기생 효과입니다.두 가지 가시적인 레이아웃 기생: 기생 감각과 기생 용량.1cm 궤적의 전감은 6-10nH이다.이 감응은 PCB 상단에 한 층을 추가하고 PCB 하단에 GND 층을 추가하여 낮출 수 있다.또 다른 유형은 기생용량이다.

배치의 용량 기생 원리.기생용량은 두 개의 인접한 흔적선이나 흔적선과 다른 쪽의 접지평면 사이에서 발생한다.다른 유형의 커패시터는 부품과 접지 평면 사이의 커패시터입니다.PCB 보드 양쪽에 있는 두 개의 평행 행선은 용량을 늘리고 회로 감지를 낮춰 전자기 소음 복사를 줄일 수 있다.다음 설계에 수퍼 매듭 MOSFET가 필요한 경우 이러한 레이아웃 기법을 고려하십시오.

패키지와 레이아웃의 기생 구성 요소

MOSFET는 단극성 부품이기 때문에 기생 용량은 스위치 순간의 유일한 제한 요소이다.전하 균형 원리는 특정 영역의 전도 저항을 낮추며 표준 MOSFET 기술에 비해 동일한 RDS(on)에서 칩 크기가 작습니다.그림 1은 슈퍼 매듭 MOSFET 및 표준 평면 MOSFET의 용량을 보여줍니다.표준 MOSFET의 Coss는 적당한 선형 관계를 가지고 있지만, 초결합 MOSFET의 Coss 곡선은 고도의 비선형 관계를 보인다.더 높은 셀 밀도로 인해 슈퍼 매듭 MOSFET의 Coss의 초기 값은 더 높지만 슈퍼 매듭 MOSFET에서 Coss는 약 50V의 누극-원극 전압 근처에서 빠르게 떨어질 것입니다.이러한 비선형 효과는 PFC 또는 DC/DC 변환기에서 초결합 MOSFET를 사용할 때 전압 및 전류 진동을 일으킬 수 있습니다.그림 3은 전력 MOSFET의 내부 기생 컴포넌트와 외부 발진기 회로를 포함한 PFC 회로의 단순화 다이어그램을 보여줍니다.외부 발진기 회로에는 레이아웃에서 가져온 외부 결합 커패시터(Cgd_ext.)가 포함됩니다.

평면 MOSFET와 초결합 MOSFET 출력 용량의 비교

일반적으로 여러 개의 발진기 회로는 내부 및 외부 발진기 회로를 포함하여 MOSFET의 스위치 특성에 영향을 미칩니다.PFC 회로에서 L, Co, Dboost는 각각 센서, 출력 콘덴서, 승압 다이오드입니다.Cgs, Cgd_int 및 Cds는 전원 MOSFET의 기생 용량입니다.Ld1, Ls1 및 Lg1은 출력 MOSFET의 누극, 원극, 그리드 접합선 및 핀 감지입니다.int 및 Rg_ext는 전원 MOSFET의 내부 게이트 저항과 회로의 외부 게이트 제어 저항입니다.Cgd_ext는 회로의 기생 그리드 - 누극 커패시터입니다.LD, LS, LG는 인쇄회로기판(PCB)의 누극, 원극, 울타리 흔적선의 잡산전감이다.MOSFET가 연결되거나 마감되면 울타리-누극 커패시터 Cgd 및 울타리 지시선 인덕션 Lg1을 통해 공명 회로에서 울타리 기생 진동이 발생합니다.

공명 조건 (ÍL=1/ÍC)에서는 격자선과 원본 전압에서 발생하는 진동 전압이 구동 전압보다 훨씬 큽니다.공명 변화에 의한 전압 진동은 질량 계수 Q에 비례합니다 (=L/R=1/CR).MOSFET가 꺼지면 누극 기생 감지(LD+Ld1), 게이트-누극 커패시터 Cgd 및 게이트 지시선 감지 Lg1 네트워크가 게이트 진동 전압을 일으킵니다.격자선 저항(RG-ext+RG_int.)이 매우 작으면 Q가 커집니다.또한 LS 양단의 전압 강하와 Ls1의 원극 잡산 전감은 울타리-원극 전압에서 진동을 일으킨다.기생 진동은 울타리-원본 격침, EMI 불량, 스위치 손실, 울타리 제어 고장, 심지어 MOSFET 고장을 초래할 수 있다.

회로 설계를 최적화하여 부정적인 영향을 미치지 않고 초결합 MOSFET의 성능을 극대화하는 것이 중요합니다.