전자 설계 - PCB 설계 효율성 향상 방법

근본적으로 전자기 호환성은 시험실에서 기존 모델에 따라 테스트하고 검증한다.이러한 테스트는 비용이 많이 들 뿐만 아니라 시간도 많이 걸립니다.설계 과정에서 초기 소프트웨어 시뮬레이션을 사용하여 테스트 비용을 절감할 수 있는 많은 방법이 있습니다.그러나 EMC 는 복잡한 과제이므로 복잡한 회로 기판의 완전한 3D 시뮬레이션을 구현하기가 어렵습니다.이러한 어려움으로 인해 전문가들은 전자기장 복사 (송신) 및 복사 (민감도) 의 원인을 결정하기 위해 전원 및 접지 시스템 또는 개별 핵심 네트워크와 같은 회로 기판의 주요 영역에 대한 시뮬레이션에만 집중할 수 있습니다.이러한 분석에서 얻은 지식은 PCB 회로 설계자의 설계 원리에 적용됩니다.

최근에 개발된 에뮬레이션 패키지에서 사용자는 가장 인기있는 PCB 레이아웃 도구에서 완전한 케이블 연결 설계를 볼 수 있습니다.배선 검토 기능은 모든 판층, 네트워크 또는 흔적선의 다양한 설계 원리를 검사합니다.이 소프트웨어는 Altium, Cadence, Mentor, OrCAD 및 Zuken과 같은 경로설정 도구 공급업체의 경로설정 데이터를 가져올 수 있습니다.이 소프트웨어는 전문 아날로그 소프트웨어 회사와 유명 IT 업계 거물들의 전문가들이 공동으로 개발했다.

전자는 다양한 PCB 케이블 연결 도구와의 인터페이스를 제공하며, 후자는 수십 년 동안 EMC/SI 규칙을 수립하고 검증하는 전문가 시스템에 중점을 둡니다.수년 동안 이 회사의 전문가들은 유연한 측정 기술을 활용하여 많은 EMC 설계 문제를 연구하고 궁극적으로 다양한 효과적인 설계 규칙을 제정했습니다.이러한 규칙에 따라 주요 설계를 검사하고 테스트를 통해 결과를 검증합니다.마지막으로 부동한 기능을 조합하여 하나의 소프트웨어도구를 형성하여 흔히 볼수 있는 전자기교란의 주요원천을 식별할수 있다.

이 범용 소프트웨어에는 EMC 전문가가 필요하지 않습니다.PCB 보드 설계자가 설계가 EMC 규칙을 준수하는지 확인할 수 있습니다.둘째, 이 소프트웨어는 케이블 연결 설계자에게 EM 문제에 대한 상세한 설명과 가능한 솔루션을 제공합니다.통합 브라우저에는 설계에서 EMC 위반의 정확한 위치가 표시됩니다.실제로 이 패키지를 개발하는 주요 목적은 EMC 에 대한 지식이 없는 사용자가 EMC 문제를 보다 빠르고 쉽게 파악할 수 있도록 설계함으로써 측정 및 재설계 비용을 최소화하는 것입니다.

규칙 기반 검사

발사 또는 결합은 특정 형상 규칙을 위반하여 발생합니다.예를 들어, 각 신호에는 전류가 반환되는 경로를 고려하여 신호 경로가 사전 설정되어 있지만 전원 계층과 접지 계층에는 루프가 자주 존재합니다.회로 전류는 항상 저항이 가장 적은 경로를 선택한다.또한 고주파 조건에서 임피던스가 가장 낮은 경로를 선택합니다.이 새 소프트웨어는 어떤 반환 경로가 연속적이지 않은지 확인할 수 있습니다.예를 들어, 경로가 분리된 평면으로 인해 중단될 수 있습니다.회로가 신호 경로를 기하학적으로 따르지 않으면 회로 전류는 다른 경로를 사용합니다.안테나는 루프 전류 주변 영역의 크기에 따라 전파 또는 간섭 신호를 수신할 수 있으며 이로 인해 EMC 규정 준수 또는 설계 오류가 발생할 수 있습니다.이 소프트웨어 도구는 전원 공급 장치 레이어에 있는 이 불연속 구리가 고주파용 콘덴서로 연결되어 있는지 여부를 식별합니다.이 콘덴서는 루프 전류에 저항성이 낮은 경로를 형성하여 원치 않는 루프를 피할 수 있습니다.

커패시터가 신호에서 너무 멀리 떨어져 있어 장애가 발생한 EMC 에 접속할 수 없음

또 다른 규칙은 회로 전류를 변경하는 신호층과 참조 평면의 네트워크를 검색하는 것이다.신호 궤적이 참조 평면의 위쪽에서 아래쪽으로만 변경되는 경우 발생하는 복사는 매우 작습니다.이 경우 회로 전류는 동일한 평면에서 계속 흐를 수 있습니다.신호 레이어와 참조 평면이 동시에 변경되면 반환 경로가 보장되어야 합니다.구멍 근처에서 콘덴서를 사용하려면 불필요한 경로와 루프 전류가 발생하지 않아야 합니다.이 소프트웨어 설계 규칙은 환류가 커패시터를 통과하지 않고 BGA를 통과하기 때문에 BGA 아래 다공성 영역의 레이어를 식별하고 변경할 수 있도록 허용해야 한다.이 원칙을 위반하면 레이어가 변경된 오버홀이 강조 표시됩니다.높은 신호 주파수에서 외부 케이블의 길이를 줄이고 케이블의 최대 허용 길이를 확인하고 위반 행위를 지적할 필요가 있습니다.

또 다른 규칙은 직류 차단 콘덴서에서 전원 전압 연결 핀까지의 최대 거리를 확인하는 것입니다.차단 콘덴서의 유효 반지름은 매우 작기 때문에 디커플링 핀에 연결된 허용 거리를 초과할 수 없습니다.그렇지 않으면 콘덴서에 영향이 없으므로 무시할 수 있습니다.이 규칙을 위반하는 행위는 각 커패시터까지의 거리와 함께 나열됩니다.마지막 중요한 규칙은 궤적이 참조 평면 도면층의 가장자리에 너무 가까이 있으면 안 된다는 것입니다.이 경우 회선 임피던스가 변경되고 임피던스의 불연속적인 부분에서 신호가 반사될 수 있습니다.

이 패키지를 사용하면 특정 규칙을 확인하고 오류 목록을 볼 수 있도록 안내한 다음 연결의 핵심 영역을 표시할 수 있습니다.설계 단계의 초기 단계에서 구성 요소의 위치를 변경하면 전자기 호환성 문제를 방지하는 케이블 경로가 생성되어 추가 차폐 또는 필터의 필요성이 제거되어 귀중한 보드 공간 및 구성 요소 비용이 절감됩니다.

결론

회로기판 설계가 갈수록 복잡해지고 전자기 호환성 규범이 갈수록 엄격해짐에 따라 설계 단계의 초기 단계에서 해결 방안을 모색할 필요가 있다.소프트웨어 에뮬레이션 패키지는 특히 널리 사용되는 케이블 연결 도구의 유효한 인터페이스와 함께 사용할 때 제품 개발 과정에서 중요한 의미를 가집니다.