PCB技術 - PCBにおける電磁適合性設計方法

PCBにおける電磁適合性（EMC）設計方法、PCB基板の選択とPCB層数の設定、電子部品の選択と電子部品の電磁特性、素子レイアウト及び素子間配線の長さと幅は、PCBの電磁適合性を制限する。PCB上の集積回路チップは電磁干渉の主要なエネルギー源である。従来の電磁干渉（EMI）制御技術は一般的に：素子を合理的に配置し、配線を合理的に制御し、電源線を合理的に配置し、接地し、フィルタ容量、遮蔽などの電磁干渉（EMI）を抑制する措置はすべて非常に有効で、工事実践の中で広く応用されている。

1.高周波デジタル回路PCBの電磁互換性（EMC）設計における配線規則

高周波デジタル信号ケーブルは短く、一般的には2インチ（5 cm）未満で、短いほど良い。

主信号線はPCBボードの中心に集中することが望ましい。

クロック生成回路はPCBボードの中心に近づかなければならず、クロックファンアウトはデイジーチェーンまたは並列接続で配線されなければならない。

電源ケーブルは、高周波デジタル信号線からできるだけ離れているか、アース線から離れている必要があります。電源の分布は低インダクタンスでなければなりません（マルチチャネル設計）。多層PCBにおける電源層は接地層に隣接し、コンデンサに相当し、フィルタリングの役割を果たす。同じ階層上の電源ケーブルとアース線はできるだけ近くにある必要があります。電源層の周囲の銅箔は、システムがEMCパフォーマンスを向上させるために、2つの平面層間の距離の20倍に縮小される必要があります。地表面は分割されてはならない。電力面で高速信号線を分割する場合は、信号線の近くに低インピーダンスブリッジキャパシタをいくつか配置する必要があります。

入力端子と出力端子のためのワイヤは、できるだけ隣接して平行にならないようにしてください。フィードバック結合を回避するために、ワイヤ間に接地線を追加することが望ましい。

銅箔の厚さが50マイクロメートル、幅が1〜1.5ミリの場合、2 Aの電流を流すと、ワイヤの温度は3℃未満になる。PCBボードの配線はできるだけ広くしてください。集積回路、特にデジタル回路の信号線には、通常4ミル−12 milの線幅が用いられる。電源線とアース線は、幅が40 milより大きい電線を使用することが望ましい。導線の最小間隔は主に導線間の絶縁抵抗と破壊電圧によって決定され、最悪の場合、通常は4ミリルより大きい導線間隔が選択される。ワイヤ間のクロストークを減らすために、必要に応じてワイヤ間の距離を増やし、ワイヤ間の分離として接地線を挿入することができます。

PCBのすべてのレイヤでは、デジタル信号は回路基板のデジタル部分でしかルーティングできず、アナログ信号は回路基板のアナログ部分でしかルーティングできない。低周波回路の接地はできるだけ単一の点で並列に接地しなければならない。実際の配線が困難な場合は、部分的に直列に接続し、その後、並列に接地することができます。アナログ電源とデジタル電源の区分を実現するために、配線は区分された電源間の隙間を越えることができない。分電源間のギャップを通過しなければならない信号線は、大面積の接地に近い配線層の上にある必要があります。

PCBにおける電源と接地による電磁互換性の問題は主に2つあり、1つは電源ノイズ、もう1つは接地ノイズである。PCB基板の電流の大きさに応じて、電源線の幅をできるだけ広げ、回路抵抗を下げる。同時に、電源線とアース線の方向をデータ伝送の方向と一致させることで、ノイズ耐性の向上に役立ちます。現在、電源と接地面のノイズは、経験豊富なエンジニアが経験に基づいて、プロトタイプ製品の測定またはデカップリングキャパシタの容量を通じてデフォルト値に設定するしかありません。

2.高周波デジタル回路PCBの電磁互換性（EMC）設計におけるレイアウト規則

回路のレイアウトは電流回路を減らし、高周波素子間の接続をできるだけ短くしなければならない。易感素子間の距離は近すぎず、入力と出力素子はできるだけ遠くにあるべきである。

回路フローに基づいて各機能回路ユニットの位置を配置し、レイアウトを信号の流れを容易にし、信号をできるだけ同じ方向に維持する。

各機能回路のコア部品を中心に、その周囲にレイアウトします。部品はPCB上に均一、整然と、コンパクトに配列し、部品間のリード線接続はできるだけ短くしなければなりません。

PCBは独立した合理的なアナログ回路領域とデジタル回路領域に分割され、A／D変換器はパーティション間に配置される。

PCB電磁互換性設計の従来の方法の1つは、PCBの各重要な部分に適切なデカップリングキャパシタを配置することである。