精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCB技術

PCB技術 - 高速PCB EMC設計47

PCB技術

PCB技術 - 高速PCB EMC設計47

高速PCB EMC設計47

2021-08-24
View:508
Author:IPCB

差動モード電流とコモンモード電流:


放射発生:電流は放射を発生し、電圧ではなく、静電は静電場を発生し、定電流は磁場を発生し、時変電流は同時に電場と磁場を発生する。どの回路にもコモンモード電流と差動モード電流があります。差動モード信号は、データまたは有用な信号を搬送する。コモンモード信号は差動モードの負の影響である。


差動モード電流:大きさは等しく、方向は逆(位相)である。信号トレースの不連続分布容量、インダクタンス、インピーダンス、および信号リターン経路が意外な経路を流れるため、差動モード電流はコモンモード電流に変換される。


コモンモード電流:大きさは必ずしも同じではなく、方向(位相)は同じである。装置の外部干渉の多くはコモンモードであり、差モード干渉も存在するが、コモンモード干渉の強度は差モード干渉の強度より数桁大きいことが多い。外部干渉は主にコモンモード干渉である。コモンモード干渉自体は一般的にデバイスに危害を与えることはありませんが、コモンモード干渉を差動モード干渉に変換すると、有用な信号はすべて差動モード信号であるため、深刻になります。差動モード電流の磁場は主に差動モード電流によって形成されるループ領域に集中し、ループ領域の外では磁力線が互いに打ち消し合う、コモンモード電流の磁場はループ領域の外にあり、コモンモード電流による磁場の方向は同じである。PCBのEMC設計の多くは、上記の理論に従っています。


PCBボード上の干渉を抑制する方法は、


差動モード信号回路の面積を小さくする

高周波ノイズリターン(フィルタリング、分離、マッチング)の低減

コモンモード電圧の低減(接地設計)


PCBの設計原則をまとめた


原理1:PCBクロック周波数が5 MHZを超えるか、信号の立ち上がり時間が5 ns未満であり、一般的に多層板設計を採用する必要がある。原因:多層板設計を採用し、信号回路の面積をよく制御することができる。


原理2:多層板の場合、重要配線層(時計線、バス、インタフェース信号線、無線周波線、リセット信号線、チップ選択信号線と各種制御信号線がある層)は完全な接地面に隣接しなければならない。2つの接地面の間にあることが望ましい。原因:重要な信号線は一般的に強い放射線または非常に敏感な信号線である。接地面に近い配線は信号ループ面積を減少させ、放射強度を低下させたり、干渉防止能力を高めたりすることができる。


原則3:単層板の場合、キー信号線の両側は地面を覆うべきである、原因:キー信号の両側は地面に覆われている。一方、信号ループ面積を低減し、信号線と他の信号線とのクロストークを防止することができる。


原則4:二重板については、キー信号線の投影平面に大面積の地面を敷設するか、単板と同じように地面に穴をあけるべきである。理由:多層板の接地面に近いキー信号と同じ


原則5:多層板において、電源平面はその隣接する接地平面に対して5 H-20 H(Hは電源と接地平面の間の距離)に後退しなければならない。理由:電源平面の戻り平面に対する凹みは、エッジ放射線問題を効果的に抑制することができる。


原理6:配線層の投影平面は還流平面層の領域内にあるべきである。原因:配線層が還流平面層の投影領域内にない場合、エッジ放射の問題を引き起こし、信号ループ面積を増加させ、差動モード放射の増加を招く。


原則7:多層板では、単板の上部と下部層はできるだけ50 MHZ以上の信号線を持たないようにしなければならない。理由:空間への放射を抑制するために、2つの平面層の間を高周波信号を歩くことが望ましい。


原則8:単板段の動作周波数が50 MHzより大きい単板について、第2層と最後から2層目が配線層である場合、TOPとBOOTOM層は接地銅箔を被覆しなければならない。理由:高周波信号は、空間への放射を抑制するために、2つの平面層の間を歩くことが望ましい。


原則9:多層板の中で、単板の主要な動作電源平面(最も広く使用されている電源平面)はその接地平面に非常に近いべきである。理由:隣接する電源平面と接地平面は電源回路のループ面積を効果的に減らすことができる。


原則10:単層ボードでは、電源ケーブルに近づき、平行になる接地線が必要です。原因:電源電流回路の面積が減少した。


原則11:二重板では、電源線に近づき、平行になる接地線が必要です。原因:電源電流回路の面積が減少した。


原則12:階層設計において、配線層の隣接設置をできるだけ避ける。配線層が互いに隣接することが避けられない場合は、2つの配線層間の層間隔を適切に増やし、配線層と信号回路間の層間隔を小さくしなければならない。理由:隣接配線層上の平行信号トレースが信号クロストークを引き起こす可能性がある。


原則13:隣接平面層はその投影平面の重複を避けるべきである。理由:投影が重なると、層間の結合容量が層間のノイズ相互結合を引き起こす。


原則14:PCBレイアウトを設計する時、信号の流れに沿って直線的に敷設する設計原則に完全に従い、できるだけ往復循環を避けるべきである。原因:信号の直接結合を避け、信号品質に影響を与える。


原則15:複数のモジュール回路が同じPCB上に配置されている場合、デジタル回路とアナログ回路、および高速と低速回路はそれぞれ配置されなければならない。理由:デジタル回路、アナログ回路、高速回路と低速回路の相互干渉を避ける。


原則16:回路基板に高速、中速、低速回路が同時にある場合、高速と中速回路に従い、インタフェースから離れる。原因:高周波回路ノイズがインタフェースを通じて外部に放射されることを避ける。


原則17:エネルギー貯蔵と高周波フィルタコンデンサは電流変化の大きいユニット回路または装置の近く(例えば電源モジュール:入出力端子、ファン、リレー)に置くべきである。原因:エネルギー貯蔵コンデンサの存在は大電流回路の回路面積を減らすことができる。


原理18:回路基板電源入力ポートのフィルタ回路はインタフェースに近接して配置すべきである。理由:フィルタ回路の再結合を避けるため。


原則19:PCBでは、インタフェース回路のフィルタ、保護、隔離部品はインタフェースに近接して配置しなければならない。理由:保護、濾過、隔離の効果を効果的に達成することができる。


原則20:インタフェースにフィルタと保護回路が同時にある場合、まず保護後フィルタの原則に従うべきである。理由:保護回路は外部過電圧と過電流を抑制するために用いられる。保護回路がフィルタ回路の後に置かれると、フィルタ回路は過電圧と過電流によって破損する。

ATL

原則21:レイアウト時に、フィルタ回路(フィルタ)、分離及び保護回路の入出力線路が相互に結合されていないことを確保する。理由:上記回路の入出力トレースが相互に結合されると、フィルタリング、アイソレーション、または保護効果が弱くなります。


原則22:プレートに「清潔な地面」インタフェースが設計されている場合、フィルタリングコンポーネントと隔離コンポーネントは「清潔な土地」と作業地面の間の隔離帯に置くべきである。理由:フィルタまたは分離デバイスが平面層を介して相互に結合されることを回避することは、効果を弱めることができます。


原則23:「きれいな地面」には、ろ過と保護装置を除いて、他の装置を置くことはできません。理由:「クリーンな地面」設計の目的は最小のインタフェース放射線を確保することであり、「クリーンな土地」は外部干渉による結合を受けやすいため、「クリーンな場所」に他の無関係な回路や設備がないようにすることです。


原則24:結晶、結晶発振器、リレー、スイッチング電源などの強い放射設備とプレートインタフェースコネクタを少なくとも1000ミルの距離に保つ。原因:干渉は直接放射するか、電流は出力ケーブルに結合して外部に放射する。


原則25:リセット回路、WATCHDOG回路などの敏感回路または装置は、ボードの各エッジから少なくとも1000ミル、特にボードインタフェースのエッジまで距離を置くべきである。理由:単板インタフェースのような場所は静電気などの外部干渉に最も結合されやすい場所であり、リセット回路やウォッチドッグ回路などの敏感な回路はシステムの誤動作を招きやすい。


原則26:ICフィルタのフィルタコンデンサはできるだけチップの電源ピンに近づけるべきである。原因:コンデンサがピンに近いほど、高周波回路の面積が小さくなり、放射線も小さくなる。


原則27:始端直列整合抵抗器については、信号出力端に近い位置に配置しなければならない。原因:始端直列整合抵抗器の設計目的はチップ出力端の出力インピーダンスと直列抵抗のインピーダンスとトレースの特性インピーダンスを加算することである。整合抵抗は末端に配置され、上述の方程式を満たすことができない。


原則28:PCBトレースに直角または鋭角トレースを使用してはならない。原因:直角配線によりインピーダンスが不連続になり、信号伝送を引き起こし、リンギングやオーバーシュート、強いEMI放射を引き起こす。


原則29:隣接配線層の層設置をできるだけ避ける。避けられない場合は、2つの配線層中のトレースの相互垂直または平行トレースの長さが1000 mil未満になるようにしてください。原因:平行トレース間のクロストークを減らすため。


原則30:ボードに内部信号配線層がある場合、クロックなどの重要な信号線は内層(優先配線層)に敷設されるべきである。理由:内部配線層にキー信号を配置することは、遮蔽の役割を果たすことができます。


原則31:時計線の両側の接地線を覆うことを提案する。接地線は3000ミルおきに接地しなければならない。原因:包装接地線上のすべての点の電位が等しいことを確保する。


原則32:クロック、バス、無線周波数線などの重要な信号トレース及びその他の同層平行トレースは3 W原則を満たすべきである。理由:信号間のクロストークを避けるため。


原則33:電流1 Aの電源のための表面実装ヒューズ、磁気ビーズ、インダクタ、タンタル電気容器のパッドは、平面層に接続された2つ以上のビアでなければならない。原因:ビアの等価インピーダンスを下げる。


原則34:差分信号線は同じ層の上にあるべきで、長さは等しくて、並列に運行して、インピーダンスの均一性を維持して、差分線の間に他の配線があるべきではありません。原因:差分線対のコモンモードインピーダンスが等しいことを保証し、その耐干渉能力を高める。


原則35:重要な信号トレースはパーティション(オーバーホールとパッドによる基準平面ギャップを含む)を越えてはならない。理由:仕切り板を通した配線は信号回路の面積を増加させる。


原則36:信号線の戻り平面上で信号線を分割することが避けられない場合、信号スパン分割付近でブリッジキャパシタ方法を使用することを提案する。コンデンサの値は1 nFである。理由:信号スパンが分割されると、ループ面積が増加することが多い。信号回路は人工ブリッジ接地方式を採用している。


原則37:ボード上のフィルタ(フィルタ回路)の下に他の非相関信号跡があってはならない。理由:分布容量はフィルタのフィルタ効果を弱める。


原理38:フィルタ(フィルタ回路)の入出力信号線は平行または交差できない。理由:フィルタリングの前後で、記録チャンネル間の直接ノイズ結合を回避する。


原理39:キー信号線と基準平面エッジとの距離は??3 H(Hは基準平面からの線の高さ)である。原因:エッジ放射効果を抑制する。


原則40:金属ハウジングの接地部品に対して、接地銅は投影領域の最上階に敷設しなければならない。原因:金属外殻と接地銅の間の分布容量は外部放射を抑制し、耐摂動度を高めるために用いられる。


原理41:単層板または二層板において、配線時に「回路面積を最小化する」設計に注意すべきである。原因:回路面積が小さいほど、回路の外部放射が小さくなり、耐干渉能力が強い。


原則42:信号線(特に重要信号線)の層を変更する場合、層変更ビア付近に接地ビアを設計する。理由:信号回路の面積を減らすことができる。


原則43:クロック線、バス線、無線周波線など:強い放射信号線をインタフェースと出力信号線から遠ざける。原因:強い放射信号線と出力信号線の結合による外部放射への干渉を避ける。


原則44:リセット信号線、チップ選択信号線、システム制御信号などの敏感信号線をインタフェース出力信号線から遠ざける。原因:インタフェースから出てくる信号線はしばしば外部干渉をもたらし、敏感な信号線と結合するとシステム障害を引き起こす。


原理45:単板と二板の中で、フィルタコンデンサの配線は先にフィルタコンデンサを通過してフィルタして、それから設備のピンに着くべきである。理由:電源電圧はICに電力を供給する前にフィルタリングされ、ICが電源にフィードバックするノイズもコンデンサによってフィルタリングされる。


原則46:単板または二重板において、電源線が長い場合、3000 milごとに地上にデカップリングコンデンサを追加し、コンデンサの値は10 uF+1000 pFでなければならない。原因:電力線上の高周波ノイズを除去する。


原則47:フィルタコンデンサの接地線と電源線はできるだけ太く短くしなければならない。原因:等価直列インダクタンスはコンデンサの共振周波数を下げ、その高周波フィルタリング効果を弱める。